

メモリにの 実践活用は 乗野雅彦者/日内は

UV-EPROM/EEPROM/SRAM/DRAMの構造と使い方







メモリICの 実践活用法 _{乗野雅彦著}

UV-EPROM/EEPROM/SRAM/DRAMの構造と使い方

●本書掲載記事の利用についてのご注意 本書掲載記事には著作権があり、 また工業所有権が確立されている場合があります。したがって、個人で利用 される場合以外は所有者の承諾が必要です。

また、掲載された回路、技術、プログラムを利用して生じたトラブル等については、小社ならびに著作権者は責任を負いかねますのでご了承下さい.

●本書に関するご質問について 文章,数式等の記述上で不明な点について のご質問は,必ず往復はがきか返信用封筒を同封した封書にてお願いいたします.ご質問は著者に回送し直接回答していただきますので,多少時間がか かります.また,本書の範囲を超えるご質問には応じられませんので,ご了 承ください.

まえがき

約50年前,ごく初期のコンピュータのメモリには水銀遅延線やコンデンサ・ドラム, CRT メモリなどが使われ、その後もコア・メモリなどが使われてきました。これがIC 技術の進歩とともに電子回路で記憶を行うメモリ IC (半導体記憶素子)が全盛となり、現在に至っているわけです。

メモリが IC 化され、さまざまな目的や用途に応じた開発が続けられた結果、現在のメモリ IC は、実に多様な進化/発展をとげています。パソコンの世界でもメイン・メモリに使われるダイナミック RAM、BIOS や各種のメモリ・カードに入っているフラッシュ・メモリなどにとどまらず、ちょっとしたオプション・カードで設定情報を格納するためにシリアル EEPROM、ボード間の通信用に FIFO やデュアル・ポート・メモリが利用されるなど、細かく見ていくと実にさまざまなメモリ IC が使われていることがわかります。

これらのメモリ IC についての資料は、メーカの個別のデータシートとしては出ているものの、それらはすでにそのデバイスの特性や取り扱いについて十分把握しているエンジニア向けに書かれており、初学者にはとっつきにくいものでしょう。また、デバイスのデータシートでは電気特性や外形といった具体的な部分が主体であって、そのデバイスの中身がどのようになっているかといったことや、どのような考えで作られているのかといったことにはほとんど触れられていないため、ある種類のデバイスが他のデバイスと比較したときにどのような特徴をもつのかといったこともなかなかわかりにくいのではないかと思います。

本書はこのような背景をふまえ、今日一般に広く流通しているメモリICを対象に、それらの基本的な構造や記憶の行い方といった一般的なことがらに加えて、実際にメーカから出ているデバイスを例に、データシートの読み方やデバイスの使い方について解説することにしました。ここで紹介できなかった種類のメモリICもいくつもありますが、それらもまったく新しいというものではなく、従来からあった技術をベースに新しい素材、新しい技術を取り入れて改良を図ったものであると言えるでしょう。それらのデバイスの動作や従来品と比べた特徴を読み解くための基礎知識としても、本書は役に立つのではないかと思います。

インターネットはその急速な普及とともに、さまざまなサービスや情報の提供の場とな

4 まえがき

りました。ネットワークの強化と足並みを揃えるように扱われる情報、流される情報は爆発的に増加し、それらを利用して動く電子機器も次々に登場してきています。それらの電子機器の要となる動作は、なんと言っても情報の伝達・記録/蓄積・再生でしょう。そのもっとも重要な部分となる記録/蓄積・再生を司るのがメモり IC です。すなわち、情報あるところにメモリ IC ありきと言えるでしょう。

本書では紹介できませんでしたが、最近では MRAM(磁気抵抗 RAM)や FeRAM(強誘電体メモリ)なども製品化や普及の傾向が見られ、携帯分野でのメモリの動向もだいぶ騒がしくなってきています。

本書がマイコン応用製品技術者にならんとする方々の助けになることを願ってやみません.

2001年 盛夏 著者

目 次

第 1 章 UV-EPROM の構造と使い方]]
1.1 UV-EPROM の構造と特徴
UV-EPROM のセル構造 ····· 11
UV-EPROM の書き込みと消去 ······ 12
ワンタイム PROM ・・・・・・・・・13
1.2 UV-EPROM の入出力信号
ピン配置と信号の意味
1.3 動作モード16
データ・リード
出力ディセーブル
スタンバイ (TTL/CMOS)
プログラム
プログラム・ベリファイ
プログラム・インヒビット
オート・セレクト
1.4 DC 規定 ······19
$V_{\mathit{OH}}/V_{\mathit{OL}}$
$V_{I\!H}/V_{I\!L}$
I_{LI}/I_{LO}
I_{CC1} · · · · · · · · · · · · · · · · · · ·
I_{CC2} , I_{CC3}
I_{PP1} ······ 21
1.5 UV-EPROM のリード動作 21
AC 特性 · · · · 22
1.6 UV-EPROM のプログラム方法 ······ 24
UV-EPROM の書き込み方式の変遷 ······ 24
Am27C010 のプログラム方法25

コラム ● UV-EPROM イレーザの製作	28
第2章 フラッシュ・メモリの構造と使い方 2.1 フラッシュ・メモリの概要 ····································	31
2.2 フラッシュ・メモリの分類と特徴	33
2.3 NAND 型フラッシュ・メモリ	36
TC58V64 のピン配置	
NAND 型フラッシュ・メモリの内部構成	38
動作コマンド	40
2.4 NOR型フラッシュ・メモリ	47
ピン配置	48
信号の種別	49
プロセッサとの接続例	51
リード・サイクルの概要	53
ライト・サイクルの概要	54
リード・サイクル・タイミング	56
ライト・サイクル・タイミング	57
フラッシュ・メモリ・コマンド	61
フラッシュ・メモリのステータス	
コラム ● 555h/2AAh は 5555h/2AAAh の間違い?	62
第3章 EEPROM の構造と使い方	
3.1 EEPROM の概要 ···································	
3.2 シリアル EEPROM	
3.3 Microwire バス対応メモリ… M93Cx6	
M93Cx6 のピン配置	73
Mircowire バスのアクセス動作	75

3.4 SPIバス・メモリ… M95256	79
M95256 のピン配置 ·····	79
SPIバス対応メモリの動作	80
インストラクション・セット	
ステータス・レジスタ	
3.5 I ² C バス対応メモリ… M24Cxx	
I ² C バスとシリアル EEPROM ·······	85
I ² C バス用メモリ M24C01 ~ M24C16 ······	87
I ² C バスの基本動作	88
ライト動作の流れ	90
リード動作の流れ	91
拡張 I℃ バス用メモリ · · · · · · · · · · · · · · · · · · ·	93
M24C64 のタイミング・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	93
3.6 パラレル EEPROM	96
M28010 の信号 ·····	98
基本的なアクセス動作	98
EEPROM の書き込み動作とコマンド	99
ステータス・レジスタ	106
笠 4 辛 CDAN の様件 に使いす	100
第4章 SRAM の構造と使い方	
4.1 SRAM のセル構造 ····································	
RS フリップフロップ	
4トランジスタ・セル	
6トランジスタ・セル	
4.2 SRAM の種別 ···································	
非同期 SRAM·····	113
シンクロナス(同期)SRAM	
デュアル・ポート SRAM ······	
FIFO	115

4.3 非同期 SRAM ······117
非同期 SRAM の信号 · · · · · 117
非同期 SRAM の基本動作 119
タイミングの解析
4.4 シンクロナス SRAM126
シンクロナス・パイプライン・バースト SRAM
実際のシンクロナス・パイプライン・バースト SRAM 127
シンクロナス・パイプライン・バースト SRAM の各信号130
シンクロナス・パイプライン・バースト SRAM の基本動作134
シンクロナス・バースト SRAM 137
実際のシンクロナス・バースト SRAM ············ 138
シンクロナス・バースト SRAM のシングル・リード動作 139
シンクロナス・バースト SRAM のバースト・リード動作 139
4.5 SRAM ボードの製作 ······141
ISA バス・メモリ・サイクルの注意点 141
8 ビット・メモリ・サイクル
SRAM メモリ・ボードの基本設計 … 146
SRAM メモリ・ボードの動作確認 · · · · · · 148
第5章 特殊な SRAM の構造と使い方149
5.1 デュアル・ポート SRAM ······149
非同期型デュアル・ポート SRAM
CY7C019 のピン配置
CY7C019 の信号線······· 151
CY7C019 の基本動作機能・・・・・・ 153
同期型 (シンクロナス) デュアル・ポート SRAM ······················· 162
CY7C09199 のピン配置······ 164
CY7C09199 の信号······ 164
CY7C09199 のアクセス動作・・・・・ 167

5.2 FIFO	170
実際の FIFO メモリ	171
CY7C419 の信号·····	173
CY7C419 の動作·····	176
第6章 DRAM の構造と使い方 ····································	181
6.1 DRAM のセル構造 ·······	182
DRAM のセルの構造の概略	183
リフレッシュ	183
ソフト・エラー	184
キャパシタ部の工夫	185
6.2 DRAM の内部回路 ·······	186
DRAM セルのリード動作の考え方	186
6.3 DRAM の外部インターフェース	190
DRAM の基本信号	190
DRAM のリード/ライト動作	191
DRAM のリフレッシュ動作	192
DRAM の高速アクセス・モード	196
6.4 シンクロナス DRAM	200
シンクロナス DRAM の信号	200
SDRAM コマンド・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	204
シンクロナス DRAM のアクセス動作例	211
6.5 DDR-SDRAM	213
DDR-SDRAM の信号 ·····	214
DDR-SDRAM の動作 ······	215
6.6 Direct Rambus DRAM	217
Direct Rambus DRAM の信号	217
Direct Rambus DRAM の信号接続 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	221
Direct Rambus DRAM の動作概略	222
Direct Rambus DRAM の動作例	225

6.7	VC-DRAM ······ 2	
	VC-DRAM の内部構造 ····	
6.8	B FCRAM ······ 2	228
Ap	pendix	
	パソコン用のメモリ・モジュールについて… 2	30
	72ピン DRAM-SIMM ·····	
	168ピン SDRAM-DIMM ······	232
	184 ピン・アンバッファード DDR SDRAM-DIMM ······	234
	184 ピン Rambus RIMM ·····	
	・引用文献	
索引		238

第1章

UV-EPROMの構造と使い方

UV-EPROMの UV は Ultra Violet, すなわち紫外線のこと, EPROMは Erasable Programmable Read Only Memoryの略です。UV-EPROMはフラッシュ・メモリが登場する以前によく使われたものです。消去と再書き込みが行えるROMということですから、フラッシュ・メモリも EPROMの一種ということになりますが、単に EPROMといった場合は UV-EPROMのことを指すのが一般的です。

UV-EPROMはその名のとおり、消去を紫外線によって行います。デバイスの上部には紫外線を当てるための窓があけられ、透明な蓋がはめ込まれています。消去時にはこの窓から紫外線を当てて消去します。書き込みが終了したデバイスは、この窓の部分に遮光シールを貼って、太陽光や蛍光灯など紫外線を含む光に当たって消えることのないようにするという使い方が一般的です。カメラのストロボなどが当たってもデータが正しく読めなくなることがあります。


1.1 UV-EPROMの構造と特徴

● UV-EPROMのセル構造

UV-EPROMのセル構造は図1-1のようになっています. 基本構造は次章で解説するフラッシュ・メモリと同様で、NチャネルMOSFETのゲート部分にフローティング・ゲートと呼ばれるものが作られているのが特徴です.

フローティング・ゲートは酸化膜によってゲートや基盤と絶縁されているので、ここに 蓄えられた電荷は簡単に放出されることなく、記憶を保持し続けることができるという仕 組みです。フラッシュ・メモリと同じように、フローティング・ゲートに電荷が蓄えられ ているときといないときでFETのゲート・スレッショルド電圧が変化することを利用し

〈図1-1〉 UV-EPROMのセル構造



て "H" / "L" の判定を行います。この動作については第2章も参照してください。一般的にUV-EPROMでは消去状態(フローティング・ゲートに電荷が蓄えられていない状態)で "H" が読み出され、電荷を注入した状態で "L" が読み出されるようにしています。

● UV-EPROMの書き込みと消去

書き込み時はゲートに高い電圧 V_{PP} をかけることで、図1-2のようにフローティング・ゲートに電子を注入します。注入後の電子はシリコン酸化膜のエネルギ障壁をくぐり抜けるだけのエネルギがないため、そのまま保持されます。


フローティング・ゲートに紫外線を当てると、フローティング・ゲート中の電子が紫外線の光量子のエネルギを受け取り、シリコン酸化膜のエネルギ障壁をくぐり抜けられるだけのエネルギをもったホット・エレクトロンとなります。ホット・エレクトロンは図1-3のようにシリコン酸化膜をくぐり抜けて基盤やゲートに流れ出し、消去状態に復帰することになります。消去状態にできるのは紫外線を当てる方法のみで、電気的に消去することはできません。つまり、UV-EPROMでは"1"から"0"の方向へのビット変化だけが可能で、逆方向はチップ全体を消去する以外に方法がないわけです。

光のエネルギは波長に反比例しますので、電子をホット・エレクトロン化し、酸化膜を通過させるだけのエネルギを与えるためには十分波長の短い光、つまり紫外線が必要となるわけです。ただし、消去時間は光量子の数に依存するため、ある程度以上波長が短くなっても消去時間は短縮されません。一般に、波長4000Å(=400 nm)程度から消去が行われはじめ、3000Å程度でほぼ飽和し、それ以上波長が短くなっても消去時間には影響しなくなります。


UV-EPROMの場合,消去の標準的な条件は波長2537 Åで12,000 μ W/cm²の紫外線を15~20分程度というものが一般的です.

消去メカニズムからもわかるとおり、フローティング・ゲートの電荷消失は、熱エネル

〈図1-2〉 UV-EPROMの書き込み



〈図1-3〉 UV-EPROM の消去



ギによってもある程度の確率で発生し、その確率はデバイスの絶対温度の上昇に対し指数 関数的に増加します.

● ワンタイムPROM

UV-EPROM は紫外線消去のためパッケージの中央部にチップが見える窓があいていま すが、この窓をなくして安価なプラスチック・パッケージに封入すると消去する(ビット を "0" から "1" に戻す)ことのできない PROMとなります。UV-EPROMを製品に使っ た場合には、紫外線によって消去されてしまうことを防ぐために窓の部分に遮光シールを 張るというのが一般的ですが、製品によっては一度書き込んだあとは消去して再度使用す ることがない場合も少なくありません。このような用途では、はじめから窓をもたないワ ンタイム PROM のほうが有利というわけです、また、UV-EPROM タイプとワンタイム PROM タイプはパッケージが異なるだけで中身は同じですから, ROM ライタの自動認識 でも同じデバイスとして認識されます。このため、試作時はUV-EPROMで行っておき、 製品化の時点でワンタイム版に切り替えるといったことがスムーズに行えるという利点が あります.

なお、過去にはヒューズ ROM といって、メモリ・セルのフローティング・ゲートの部

分がヒューズになっていて、書き込みはヒューズを飛ばすことで行うようなものもありま したが、現在このタイプを見ることはまずないと言ってよいでしょう.

1.2 UV-EPROMの入出力信号

UV-EPROMの例として、AMD社の1Mビット(128 K×8ビット)UV-EPROM、Am27C010を取り上げてみることにしました。

● ピン配置と信号の意味

Am27C010のピン配置を図1-4に示します.これを内部ブロックに基づいてピンの機能によってグループ分けしたものが図1-5です.図1-4でNCと書かれているピンは図1-5に出てきません.NCは無接続(Non-Connection)の略で,パッケージのピンとしては存在しますが,内部ではどこにもつながっていないからです.次に,これらのピンの意味について説明しておきましょう.

▶ A₀ ~ A₁₆ (アドレス)

アドレス・バスです。Am27C010は 128 K × 8 ビットという構成の 1 M ビット UV-EPROM なので,アドレスは 128 K ぶん,17本あります。通常は A_0 を LSB(最下位ビット), A_{16} を MSB(最上位ビット)として使います。RAM の場合には,書き込んだときと同じものが読めればよいので,たとえば A_{15} と A_{16} を逆につないでもかまわないのですが,UV-EPROM の場合は書き込みには ROM ライタを使うので,順序を入れ替えて使うことはほとんどないでしょう (ソフトウェア解析への対策を考えてか意図的にアドレス・ピンを入れ換えて使っている例もありましたが…)。

また、特別な用途になりますが A_9 ピンに+12 V を印加することで、製造メーカ名やデバイスのIDコードを読み出すことができるようになっています。これは、ROMライタがソケットに取り付けられた ROM の種別を自動判定するときに使用しています。通常のシステムでこの機能を使うことは希でしょう。

▶ DQ₀ ~ DQ₇ (データ・バス)


データ・バスです。Am27C010は $128 K \times 8$ ビット構成なので、データ・バスも8ビット幅あります。アドレス・バスと同じように、希に解析をやりにくくするために意図的に入れ換えて使っているものもありますが、 DQ_0 をLSB、 DQ_7 をMSBとして使うことが一般的です。通常動作ではUV-EPROM はあくまでも ROM、すなわちリード・オンリ・メモリですので、 $DQ_0 \sim DQ_7$ は出力専用で、プログラム時のみ入力用になります。

▶ OE (アウトプット・イネーブル)

〈図1-4〉⁽¹²⁾ Am27C010のピン配置



〈図1-5〉⁽¹²⁾ Am27C010の内部ブロック



► CE (チップ・イネーブル)

ものによってはCS (チップ・セレクト)となっているものもあります. デバイスを選択

状態にするための信号です。通常OEとともに用いられて、データを読み出すのに使用されます。

▶ PGM (プログラム・イネーブル)

プログラム(書き込み)時に使用します。 V_{PP} 端子にプログラム電圧(+ 12 V)を印加した状態のときに有効な信号で、それ以外の通常動作時にはこのピンは意味をもちません。

▶ Vcc (電源入力)

UV-EPROMの動作用の電源です。通常、システムに入れて動作させるときはここに+5Vを与えます。プログラム動作時も、VCCは与える必要があります。

▶ VPP (プログラム電源入力)

プログラム時に使用されるプログラム電圧 (+12 V 程度) の電源となるピンです。この電圧を使ってフローティング・ゲートに電荷を注入します。最近のフラッシュ・メモリなどでは内部に昇圧回路をもっていて, V_{CC} に供給された電源から消去/プログラム電圧を生成するものも多くなっていますが,UV-EPROMの場合にはオンボード書き込みを行う必要はないので,昇圧回路を内蔵せずプログラム時にROMライタが電源を供給するようにしています。

Am27C010の場合,通常のリード動作を行わせるときには V_{PP} はDon't Careになっていますが,UV-EPROMによっては V_{PP} に V_{CC} と同じ電圧をかけておく必要があるものもあります.このあたりは使用するUV-EPROMのデータシートを見ておいたほうがよいでしょう.

▶ GND (グラウンド)

デバイスの基準電圧となるピンです。すべての入出力信号の電圧の規定はこのピンを基準にしています。

1.3 動作モード

Am27C010の動作は、 $\overline{\text{CE}}$, $\overline{\text{OE}}$, $\overline{\text{PGM}}$ などの入力信号の状態で決定されます。動作モードとそれぞれのピンの状態の関係を**表1-1**に示します。通常、システムで使用するのはデータ・リード、出力ディセーブル、スタンバイの三つです。

表中、"H"となっているのは $V_{IH}(+2.0 \text{ V以上})$ 、"L"は $V_{IL}(+0.8 \text{ V以下})$ を示します。 V_{IH} と V_{IL} にはそれぞれ上限/下限が決まっていて、Am27C010の場合には V_{IH} は $V_{CC}+0.5 \text{ V}$ まで、 V_{IL} は-0.5 V(GND ピンを基準)までとなっています。端子にこの範囲を越える電圧をかけるとデバイスを壊す可能性があります。これらの詳細については、後述の

動作モード	CE	ŌE	PGM	A ₀	$A_1 \sim A_8$	A_9	A ₁₀ ~ A ₁₆	V_{PP}	$DQ_0 \sim DQ_7$
データ・リード	"L"	"L"	"X"	"X"	"X"	"X"	"X"	"X"	データ出力
出力ディセーブル	"L"	"H"	"X"	"X"	"X"	"X"	"X"	"X"	ハイ・インピーダンス
スタンバイ (TTL)	"H"	"X"	"X"	"X"	"X"	"X"	"X"	"X"	ハイ・インピーダンス
スタンバイ (CMOS)	$V_{CC} \pm 0.3 \text{ V}$	"X"	"X"	"X"	"X"	"X"	"X"	"X"	ハイ・インピーダンス
プログラム	"L"	"H"	"L"	"X"	"X"	"X"	"X"	\dot{V}_{PP}	データ入力
プログラム・ ベリファイ	"L"	"L"	"H"	"X"	"X"	"X"	"X"	V_{PP}	データ出力
ブログラム・ インヒビット	"H"	"X"	"X"	"X"	"X"	"X"	"X"	V_{PP}	ハイ・インピーダンス
-h l l-1 #1	"L"	"L"	"X"	"L"	"L"	V_{II}	"L"	"X"	Manufacture Code (Am27C010 t 01h)
オート・セレクト	"L"	"L"	"X"	"H"	"L"	V_H	"L"	"X"	Device Code (Am27C010は0Eh)

〈表1-1〉(12) Am27C010の動作モード

* : $V_{PP} = 12.75 \text{ V} \pm 0.25 \text{ V}$, $V_{H} = 12.0 \text{ V} \pm 0.5 \text{ V}$, "X" : Fyh \cdot 7

DC 規格で説明します、次に、それぞれの動作について説明します。

● データ・リード

ROMの内容を読み出す動作です、CEをアサート(Lレベルにする)するとチップがイネ ーブル(選択)状態になり、OEをアサートすることでROMの内容を外部に出力する出力 バッファがイネーブルになります. 17本のアドレス・バス $(A_0 \sim A_{16})$ によって, 128 Kバ イトのうちどのバイトを読み出したいかを指定します.

この状態でデータが出るのを待っていると $DQ_0 \sim DQ_7$ にデータが現れますので、外部 回路なりCPUがこれを取り込んで動作するということになります. PGM や Vpp端子は使 われませんので、"H" / "L" いずれでもかまいません、リード動作の詳細については後 で説明します.

● 出力ディセーブル

CEがアサートされているのでチップ自体はイネーブル状態なのですが、OEによって 出力バッファがディセーブルとなっている状態です。アドレス・バスを安定さえてCEが アサートされていれば、ROMの内部でのメモリ・セルに対するアクセスは行われている ので、出力ディセーブル・モードで内部動作を先行させておいてから、OEをアサートし

てデータ・リード・モードにすると、見かけ上のアクセス時間が短縮できます.

リード制御信号よりも先にアドレスが確定するようなバスにROMを接続する場合には、アドレスの下位をROMに接続し、上位をデコードしてCE信号を作り、リード信号をOEに入れるといった接続方法をとることが多いですが、この場合ROMの動作としては出力ディセーブル・モードからデータ・リード・モードへと移行しているということになります。

● スタンバイ (TTL/CMOS)

 $\overline{\text{CE}}$ がHレベルになっているとUV-EPROM は非選択状態となります。このとき、 $\overline{\text{CE}}$ の電圧によって消費電流が変わってきます。 $\overline{\text{CE}}$ が通常のHレベル(+2.0 V以上)の場合はTTLスタンバイとなりますが、さらに $\overline{\text{CE}}$ が V_{CC} \pm 0.3 Vまで高くなるとCMOSスタンバイ状態となって、消費電流が一段と小さくなります。Am27C010 の場合には、TTLスタンバイ電流は最大 1.0 mA ですが、CMOSスタンバイ時には 100 μ A と一桁小さな値になります。

CMOSデバイスで組むことが多くなってきてから、特に意識しなくてもCMOSスタンバイとなっていることが多かったのですが、最近では電源電圧を3.3 V以下に引き下げたデバイスが一般的になってきています。こうしたデバイスの出力とAm27C010などを接続すると、TTLスタンバイ状態で動作することになります。

● プログラム

書き込み動作です。ただ、単純にこの状態にすれば良いのではなく、電圧規定やタイミング規定が決められているため、プログラム動作はかなり面倒です。フラッシュ・メモリの場合にはタイミング制御はデバイス内部の回路が自動的に行うので、ホスト側はコマンドを与える程度でよいのですが、UV-EPROMの場合にはタイミング制御などをすべて外部回路で行わなくてはならないのです。

プログラム動作については、Am27C010のマニュアルには説明がなく、CMOS EPROMプログラミングの方法を説明したドキュメントが別途用意されています。サイトから資料をダウンロードするときにはよく見てください。

● プログラム・ベリファイ

プログラム時に正常に書き込まれたかどうかをチェックするための読み出しモードです。古いタイプのEPROMでは、長い単一パルスによる書き込みなどが行われていましたが、それでは時間がかかりすぎるため、今のEPROMは短いパルスを与えてプログラムし、データを読み出してデータが一致したら次のアドレスのデータを書くという手法をとって

います。

プログラム中のこの読み出し操作をプログラム・ベリファイと言います。 \overline{PGM} をネゲート $(H \nu)$ して, \overline{OE} をアサートするとプログラム・ベリファイ動作となります。

● プログラム・インヒビット

 V_{PP} 電圧を印加した状態でも、 $\overline{\text{CE}}$ がHレベルになっていると、 $\overline{\text{EPROM}}$ は非選択状態となります。この状態がプログラム・インヒビット・モードです。この状態にしておけば、たとえ V_{PP} が印加され、 $\overline{\text{PGM}}$ がアサートされても誤ってデータが書き込まれるおそれはありませんので、プログラム動作に移るまえ、抜けるときに使われます。

● オート・セレクト

直訳すると「自動選択」ですが、EPROMが自動選択されるのではなく、ROM ライタがデバイスのメーカや種別を判断してROMの容量やプログラミングのアルゴリズムを自動選択するのに使用するものです。 V_{PP} は印加せずに、 A_9 ピンに+12 Vをかけた状態で、 $\overline{\text{CE}}$ と $\overline{\text{OE}}$ を $\overline{\text{ER}}$ と $\overline{\text{ER}}$ $\overline{\text{ER}}$

1.4 DC規定

電源電圧や入出力電圧などを規定するのが DC characteristics (直流特性)です。 Am27C010のDC規定を表1-2に示します。この手の表でよく見かける V_{OH} などの表記方法はほぼ決まっていて,先頭の1文字目が V_{CO} なら電圧規定, I_{CO} ならば電流規定, I_{CO} なう目は

シンボル	意味	測定条件	min	max	単位
V_{OH}	"H"レベル出力電圧	$I_{OH} = -400 \ \mu \text{A}$	2.4		V
V_{OL}	"L"レベル出力電圧	$I_{OL} = 2.1 \text{ mA}$		0.45	V
V_{IH}	"H"レベル入力電圧		2.0	$V_{CC} + 0.5$	V
V_{IL}	"L"レベル入力電圧		- 0.5	+ 0.8	V
I_{LI}	入力負荷電流	$V_{IN} = 0 \text{ V} \sim V_{CC}$		1.0	μΑ
I_{LO}	出力漏れ電流	$V_{OUT} = 0 \text{ V} \sim V_{CC}$		5.0	μΑ
7	到. //- 研 法	$\overline{\text{CE}} = V_{IL}$, $f = 10 \text{ MHz}$,		30	mA
I_{CC1}	動作電流	$I_{OUT} = 0 \text{ mA}$		60	
I_{CC2}	TTLスタンバイ電流	$\overline{\text{CE}} = V_{IH}$		1.0	mΑ
I_{CC3}	CMOSスタンバイ電流	$\overline{\text{CE}} = V_{CC} \pm 0.3 \text{ V}$		100	μΑ
I_{PP1}	V_{PP}供給電流 (リード時)	$\overline{\text{CE}} = \overline{\text{OE}} = V_{IL}, \ V_{PP} = V_{CC}$		100	μΑ

〈表1-2〉⁽¹²⁾ Am27C010のDC規定

Oなら出力、Iなら入力、Lならばリークです。3文字目がHならHレベル時、LならばLレベル時の規定となります。

● V_{OH}/V_{OL}

出力電圧の規定です。EPROMのデータ出力バッファの出力電圧は、H レベルなら電源 (V_{CC}) 電圧近くまで無条件に出力され、L レベルならば0 V になるというのが理想ですが、現実には内部になにがしかの抵抗がありますので、出力に流れる電流が大きくなるほど、H レベル出力は低下し、逆にL レベル出力は上昇します。

測定条件で示される電流は符号で電流の方向を示しています。負はEPROMから外部に流れ出す方向、正は外部からEPROMに流れ込む方向です。

V_{IH}/V_{IL}


入力側の電圧規定です。入力が何V以上なら必ずHVベル,何V以下なら必ずLVベル と判定されるのかを規定しています。入力電圧が V_{IL} 以上, V_{IH} 以下の電圧であるときには,それぞれの素子のばらつきなどによってどちらと判定されるかわからないということになります。Am27C010の V_{IH} , V_{IL} は俗に「TTLVベル」と呼ばれる一般的な値で, V_{IH} が2.0 V以上, V_{IL} は0.8 V以下となっています。

· lullio

 I_{LI} は入力のロード電流の規定です。一般的なディジタルICの基本動作は電圧の"H"/"L"を使った2進法ですから、信号の状態が安定していれば電流はゼロというのが理想なのですが、現実にはそういうわけにはいかず、なにがしかの電流が入力端子に流れます。この電流が I_{LI} です〔図1-6(a)〕.

一方、 I_{LO} は出力のリーク電流です。出力端子がハイ・インピーダンスのときというのは、いわば出力のスイッチが切れたような状態ですから、出力をGND につないでも V_{CC} につないでもまったく電流は流れないというのが理想です。しかし、スイッチにあたる素子の抵抗が無限大ではないので、やはり現実にはなにがしかの電流が流れます。これを規





定したのが I_{LO} というわけです〔図1-6(b)〕.

Am27C010では I_{LI} , I_{LO} はそれぞれ最大でも $1\,\mu$ A, $5\,\mu$ Aと小さい値なので、よほど大量のデバイスを並列につなぐようなことでもなければ、問題になることはほとんどないでしょう.

● I_{CC1}

通常動作時の消費電流です。ディジタルIC、特にCMOS構造のものでは動作周波数によって消費電流が大きく変わってきますので、ここでも測定条件に動作周波数が示されています。なお、出力バッファに負荷がつながっている場合、 V_{CC} 端子 \to I/Oバッファ \to 負荷というルートで電流が流れるため、見かけ上の消費電流が大きくなってきます。

この影響を避けるため、 I_{CC1} の測定条件では、 $\overline{\text{CE}}$ は "L" にしてデバイスをイネーブル 状態にしていますが、 $\overline{\text{OE}}$ を "H" にして出力バッファをディセーブルした状態にしてい ます。実際の使用条件では、この I_{CC1} の値に出力バッファから負荷に流れるぶんの電流が 加算されますので、注意が必要です。

また、一般的に低消費電流へのニーズが高いことから、多くのメモリICで I_{CCI} の値に応じたランク分けを行っています。Am27C010も例外ではなく、最大消費電流が $30\,mA$ のものと $60\,mA$ のものの二種類がラインアップされています。これは別製品として作られているというよりも、同一製品を実測値によって、また生産計画によって振り向けを変えていると思っておいてよいでしょう。

■ I_{CC2}, I_{CC3}

スタンバイ電流の規定です。CEの電圧が V_{IH} 以上になるとEPROMはディセーブルになり、消費電流が小さくなるスタンバイ状態になるのですが、さらに \overline{CE} の電圧が V_{CC} \pm 0.3 V程度まで高くなるとさらに消費電流が小さく抑えられます。

Am27C010の場合,通常のスタンバイ状態(TTLスタンバイ)では1 mAですが、 $\overline{\text{CE}}$ の電圧がより高い状態(CMOSスタンバイ状態)になると $100 \mu \text{A}$ と、1/10 にまで低下します.

● I_{PP1}

プログラム時に V_{PP} 端子に流れる電流値です。 V_{PP} は電圧は高いのですが、プログラム時にフローティング・ゲートに蓄えるぶんの電流が流れる程度なので、100 μ A と比較的小さな値になっています。

1.5 UV-EPROMのリード動作

続いてUV-EPROMのリード動作を見ていきます. あくまでも ROM(Read Only

Memory)としての動作なので、単純です.


アドレス・バス $(A_0 \sim A_{16})$ をアクセスしたいアドレスにして、 $\overline{CE} = \overline{OE} = L$ レベルにすると、 \overline{DQ} にデータが出てきます.

● AC特性

このタイミングを規定したのが AC 特性です。図1-7に Am27C010 のリード動作の波形を示します。具体的なタイミングは表1-3のようになっています。スピード・グレードという欄がたくさんありますが,これは同じデバイスでも t_{ACC} 時間による区分けが行われているというものです。デバイスにはスピード・グレードを示す"-45"や"-90"などの数値が、型名やロット番号などとともに印刷されています。

これもスピード・グレード別に異なる設計がなされているわけではなく、まったく同じように製造されたものが、試験の結果や出荷の計画に基づいてランク分けされていると考

〈図1-7〉⁽¹²⁾ Am27C010のリード動作波形



〈表1-3〉⁽¹²⁾ Am27C010のACタイミング

シンフ	ボル	内 容	テスト条件	min/		Am2	7C010)スピ	— K	・グレ	ード		単位
JEDEC式表記	一般表記	P) A)	ラムト祭日	max	- 45	- 55	-70	- 90	- 120	- 150	- 200	- 255	中加
t_{AVQV}	tACC	アドレス確定から データ出力まで	$\overline{\text{CE}}$, $\overline{\text{OE}}$ $= V_{IL}$	max	45	55	70	90	120	150	200	250	ns
t_{ELQV}	t _{CE}	CE アサートから データ出力まで	$\overline{\mathrm{OE}} = V_{IL}$	max	45	55	70	90	120	150	200	250	ns
t_{GLQV}	t _{OE}	OE アサートから データ出力まで	$\overline{\text{CE}} = V_{IL}$	max	25	35	35	40	50	65	75	75	ns
t _{EHQZ} / t _{GHQZ}	t_{DF}	CE/OE のネゲートから, データ出力ハイ・ インピーダンスまで		max	25	25	25	25	35	35	40	40	ns
t_{AXQX}	t _{OH}	アドレス変化・CE, OEネゲートからのデ ータ・ホールド時間		min	0	0	0	0	0	0	0	0	ns

えておいたほうがよいでしょう. たとえば "-90" のデバイスでは t_{ACC} が最大でも90 ns ということなのですが、これは "-70" に入らないもの…つまり、 t_{ACC} の実測値が70 ns より大きく90 ns以下というものではなく、場合によっては"-45"や"-70"などにラン クされるものが入ることもあるというわけです.

次に、図に示したタイミングについて少し補足しておきましょう.

▶ t_{ACC}:アドレス・アクセス・タイム

CE = OE = "L" のままにした状態で、アドレス・バスの状態を変化させると、一定時 間後にそのアドレスのデータがDQ端子に現れます。アドレスが確定してから、データが 確実に制定されるまでの時間がtaccです。taccまでの期間,DQ端子に現れるデータは保 証されていません。

▶ tcF: CEアクセス・タイム

アドレスを確定し, OEも "L" にしたままの状態でCEをアサートする("L" にする) と、一定時間後指定したアドレスのデータが出てきます。 CEアサートからデータ確定が 保証されるまでの時間が t_{CE} です。Am27C010では t_{ACC} と t_{CE} はどれも同じ時間になって います

▶ toE

アドレスを確定し、CEを"L"にしたままの状態で、OEをアサートして、データが確 定するまでの時間です.メモリ内部を見てみると、アドレスが確定し、CEがアサートさ れていると、メモリ・セルへのアクセスはすでに完了し、EPROMの出力バッファの手前 までデータが出てきています.

ここでOEをアサートすれば、バッファを抜けてデータが出てくるわけです.このため、 tOEは、tACCやtCEよりもずっと速くなっています。

tACC, tCE, tOEは、どれか単独で決まるものではなくて、すべてのなかでもっとも遅い ものに合わせられます. たとえば、Am27C010-90を使ったシステムでアドレスが確定し て、5 ns後にCEがアサート、さらに5 ns後にOEがアサートされたとします.表から、 $t_{ACC} = t_{CE} = 90 \text{ ns}, \ t_{OE} = 40 \text{ ns }$ \vec{c} \vec{t} .

アドレスが確定した時刻を起点とすると,

tACCによるアクセス:90 ns

 t_{CE} によるアクセス: 5 ns + 90 ns = 95 ns

 to_{F} によるアクセス: 5 ns + 5 ns + 40 ns = 50 ns

ですので、もっとも遅いICEに依存し、アドレス制定から95 ns後にデータが確定するということになります。

▶ t_{DF}

 $\overline{\text{CE}}$ や $\overline{\text{OE}}$ がネゲートされると、 $\overline{\text{DQ}}$ ピンはハイ・インピーダンス状態になりますが、これも瞬時というわけにはいかず、いくらかの時間が必要です。この時間が t_{DF} です。 t_{DF} 以内に他のデバイスがデータ・バスをドライブした場合、 $\overline{\text{EPROM}}$ の出力と衝突することになりますので、ハードウェアを設計する際には注意が必要です。

▶ t_{OH}

EPROMに与えられているアドレスが変化したり、 $\overline{\text{CE}}$ や $\overline{\text{OE}}$ がネゲートされても、瞬時にデータが消えるわけではなく、実際にはごくわずかな時間、出力がそのままの状態を維持しています。この最小時間を規定したのが t_{OH} です。

Am27C010 の場合にはこの時間はすべてゼロですので、アドレスが変化したり、 \overline{OE} や \overline{CE} がネゲートされた後のデータは保証しないということになっています。

1.6 UV-EPROMのプログラム方法

UV-EPROMの内部にはフラッシュ・メモリのようなプログラム用の回路がありませんので、電圧生成やタイミング制御などをすべて外部回路で実現しなくてはならず、簡単とは言えません。現実にはこのような回路をボード上に作ることはあまり行われず、EPROMライタなどで書き込みを行う場合がほとんどだと思いますが、一応書き込み方法についても説明しておくことにします。

● UV-EPROMの書き込み方式の変遷

UV-EPROMのプログラムは、フローティング・ゲートに電荷を注入する関係で、リード動作に比べてきわめて長い時間がかかります。このため、書き込み方式の改良が続けられてきました。

ごく初期の頃、 $64 \, \mathrm{K} \, \mathrm{EPROM}$ の頃までよく使われたのが $50 \, \mathrm{ms}$ の定パルス方式でした。これは $1 \, \mathrm{F} \, \mathrm{F} \, \mathrm{F} \, \mathrm{F} \, \mathrm{F}$ になった。 $50 \, \mathrm{ms} \, \mathrm{OD}$ イト・パルスを与えるというものです。 $64 \, \mathrm{K} \, (8 \, \mathrm{K} \times 8) \, \mathrm{Eyr}$ トの場合でも $8 \, \mathrm{K} \times 50 \, \mathrm{ms}$ ですから、 $410 \, \mathrm{Pe}$ となり、単純計算で $5 \, \mathrm{G} \, \mathrm{F} \, \mathrm{F}$ によりなる計算ですので、これ以上の容量では実用的でありません。

この後、1 ms ほどの短いライト・パルスを与えながら書き込めたかどうかを確認して、書き込めた時点で次のアドレスに移る高速書き込み方式の登場によって、書き込み時間は一気に1/10 程度まで短縮されます。1 M ビット品の頃までにはパルスが 0.2 ms 程度まで

短縮し、さらに高速ページ方式などが登場して、ライト・パルス幅も $50~\mu s$ と、最初の50~m sパルスの1/1000まで短くなって現在に至っています。

これにより、昔の $64 \, \text{K} \, \text{ビット EPROM}$ よりも現在の $4 \, \text{M} \, \text{ビット EPROM}$ のほうが書き込み時間がはるかに短くなっています。

EPROMの書き込み方式や書き込み時間の大まかな目安を表1-4に示します。

● Am27C010のプログラム方法

今回とりあげた Am27C010 は AMD 社の UV-EPROM です。 AMD の UV-EPROM の高速 書き込み方式は、「Flashrite アルゴリズム」と呼ばれています。この方式では、 V_{PP} 端子 に 12.75 V、 V_{CC} 端子に 6.75 V の電圧を印加し、100 μ s のパルス状の書き込み信号を与えながら書き込むというものです。

図1-8に、書き込みアルゴリズムを示します。図に示したフローチャートでは、AMD の正式資料そのままなのですが、25回の判定がベリファイのまえにあります。これはどちらかといえば、プログラム・ベリファイのあとにくるのではないかと思いますが、ここではAMDの資料を正式なものとして掲載しました。

また、具体的な動作波形は図1-9、それぞれのタイミング規定は表1-5のようになっています。電源電圧がプログラミング用になるため、 V_{CC} 、 V_{PP} の電圧セットアップ時間が出てくる以外、波形自体は通常のSRAMなどのリード/ライトなどと変わりません。ただし、表の単位を見てわかるとおり、アドレス・セットアップなどに必要な時間が μ sオーダーであったりするなど、セットアップ/ホールド時間には注意が必要です。


① プログラム電圧印加

EPROMにプログラム電圧を与えます。 V_{PP} に 12.75 V を与えるだけでなく, V_{CC} も通常動作時の電圧よりかなり高い 6.25 V を与えなくてはならないことに注意してください。一般的には書き込み装置でレギュレータを搭載することになると思いますが,書き込み中の負荷変動に対する応答性にも配慮が必要です.


〈表1-4〉 UV-EPROMの書き込み方式の変遷

容量(目安)	代表的な書き込み方式	書き込み時間の日安
~64 K	50 ms 定パルス方式	64 K/7分
64 K ~ 512 K	1 ms高速書き込み方式	512 K/4分
256 K ~ 1 M	0.2 ms高速書き込み方式	1 M/1分
1 M ~ 4 M	0.2 ms 高速ページ方式	1 M/30秒
4 M ~	50 μs高速ページ方式	4 M/30秒

〈図1-8〉(18) Am27C010のプログラミング手順



〈図1-9〉⁽¹⁸⁾ プログラミング波形



〈表1-5〉⁽¹⁸⁾ UV-EPROMの書き 込みタイミング

シン	ボル	th &	3	タイミンク	ĵ.
JEDEC 表記	一般表記	内容	min	max	単位
t_{AVEL}	t_{AS}	アドレス・セットアップ・タイム	2		μs
t_{DZGL}	toes	OEセットアップ・タイム	2		μs
t_{DVEL}	t_{DS}	データ・セットアップ・タイム	2		μs
t_{GHAX}	t_{AH}	アドレス・ホールド・タイム	0		μs
t_{EHDX}	t_{DH}	データ・ホールド・タイム	2		μs
t _{GHQZ}	t_{DFP}	アウトプット・イネーブルから出 カハイ・インピーダンス状態まで	0	130	ns
tvps	tvps	V _{PP} セットアップ・タイム	2		μs
t_{ELEH1}	t_{PW}	PGM プログラム・パルス幅	95	105	μs
tvcs	tvcs	Vccセットアップ・タイム	2		μs
t_{ELPL}	t _{CES}	CEセットアップ・タイム	2		μs
t_{GLQV}	tOE	OEからのデータ制定時間		150	ns

② 書き込み開始アドレス/データ・セット

書き込みを行うアドレスと書き込みデータをそれぞれアドレス・バス/データ・バスにセットします. UV-EPROM の場合, 書き込みは任意アドレスに対して行うことができます. アドレス, データの信号線レベルは通常のTTLレベルです.

③ 書き込みパルス印加

 \overline{PGM} 端子を $100~\mu s$ だけレレベルにします.これによって,"0"を書き込んだ \overline{EPROM} 内のメモリ・セルのフローティング・ゲートに電荷が注入されます.

④ プログラム・ベリファイ

PGM 端子に書き込みパルスが与えられると、フローティング・ゲートになにがしかの

UV-EPROMイレーザの製作

UV-EPROMの消去は紫外線によって行います。イレーザは市販品もありますが、 市販されている紫外線ランプ(殺菌灯)を使って簡単に作ることもできます。工作とし てはごく簡単ですので、一つ作ってみることにしました。


● EPROM イレーザの回路

図1-Aが私が試作したEPROMイレーザの回路です。わかりやすいように、回路図というよりも実体配線図に近い形で書いてみました。紫外線ランプも蛍光灯と同じように大きさがいろいろあり、ワット数が異なります。個人で使う程度のイレーザに使うならごく小さいもので充分でしょう。私は4Wのものを使いました。安定器、グロー・ランプは紫外線ランプにあったものを選びます。

ケースはアルミ・ケースなど、手近にあるものでかまいませんが、消去中に紫外線 が直接目に入らないように構造には気をつけてください。

回路を見てわかるとおり、紫外線ランプの扱いは通常の蛍光灯と同じです。最近ではインバータなどを使って、スイッチを入れてから点灯するまでの時間を短縮したものが多く見られますが、EPROMイレーザではそのような機能は必要ないので、ごくシンプルな安定器とグロー・ランプを使ったものにしました。

もう少し本格的にするなら、消去時間を長くしすぎないようにスイッチの部分にタイマなども追加するべきでしょうが、アマチュア的にはキッチン・タイマなどで一定時間たったらスイッチを手動で切れば十分なので、簡単にすませました。



電荷が注入されますが、メモリ・セルが確実に"0"状態になるだけの十分な電荷が蓄積されたかどうかはわかりません。このため、プログラム・ベリファイを行います。プログラム・ベリファイは他の端子の状態や電圧はそのままで、 \overline{OE} をアサートすることで行います。


もし、このとき読み出されたデータが一致していたら、書き込み完了となります。もし次のアドレスへの書き込みが必要なら、②のステップに戻ります。

また、もし一致しなければ先ほどのパルスではまだ完全に電荷注入が完全には終わらなかったということですから、③に戻ります。ただし、この同じアドレスへのパルスの印加は25回までです。25回パルスを与えても書き込みがうまくいかない場合には、そのデバイスは異常であるということで、エラー終了させます。

⑤ リード・ベリファイ

書き込みたい領域すべてのデータを正常に書き終えたら、通常動作状態でのリードを行って、正常にデータが読み出せるかの確認を行います。このとき、 V_{CC} 、 V_{PP} は5.25 V (通常動作の上限電圧)に設定します。

書き込んだデータがすべて正しく読み出されれば、完了です。もしデータが一致しないときには、デバイス異常としてエラー終了させます。



第2章

フラッシュ・メモリの構造と使い方


フラッシュ・メモリ (flash memory)は、大容量 (低価格)、オンボードで書き換えが可能、不揮発性、低消費電力といった特徴を兼ね備えたメモリ・デバイスで、従来の UV-EPROM (紫外線消去型 EPROM)の置き換えなどとしてのほか、シリコン・ディスクや機器の設定情報データの格納などに広く使われています。

2.1 フラッシュ・メモリの概要


フラッシュ・メモリの基本的なメモリ・セル構造は図2-1のようになっています.一見したところはNチャネルのMOSFET そのものですが,通常のFETと違ってゲート(コントロール・ゲート)とドレイン/ソースとの間にフローティング・ゲートが存在しているところが特徴です.フラッシュ・メモリはこのフローティング・ゲートを使ってデータを記憶しているのです.

フローティング・ゲートは電荷を蓄積できるようになっており、ゲートや基板とは酸化 膜によって絶縁されているため、いったん蓄えられた電荷は長期間(10年程度以上)に渡

〈図 2-1〉 フラッシュ・メモリのセル構造



〈図2-2〉 フラッシュ・メモリの書き込み動作



って保持しつづけることができます. もちろん,酸化膜に欠陥があったり,何らかの理由で破壊されたりすれば記憶は失われます. また,熱エネルギによる電荷の消失は必ずある確率で発生するので,データ保持時間は温度の影響を受けることになります.

● フラッシュ・メモリの消去/書き込みの原理


書き込みや消去は、基板とコントロール・ゲートの間での電荷の注入/放出によって行います。

たとえば、一般的なNOR型フラッシュ・メモリの場合、書き込み時はコントロール・ゲートの電圧を引き上げ、フローティング・ゲートに電荷を注入します(図2-2). また、イレーズ(消去)時には、ソース電極に+12 V程度の高い電圧を印加することでフローティング・ゲート中の電荷を引き抜く方法(スマート・ボルテージ法)と、コントロール・ゲートに負電圧(-10 V程度)を印加することでフローティング・ゲート中の電荷を押し出す方法(ネガティブ・ゲート・イレーズ法)などがあります。それぞれの電圧印加方法を図2-3に示します。


図2-4はフラッシュ・メモリ・セルの電圧-電流特性を図示したものです。ここに示したように、フローティング・ゲートの電荷は、コントロール・ゲートに印加した電圧にオフセットをかけるような効果をもちます。つまり、フローティング・ゲートに電荷が蓄積されていると、スレッショルド電圧 (V_{th}) が高くなり、電荷がないときに比べて高い電圧をコントロール・ゲートにかけないとドレイン-ソース間がONにならなくなるというわけです。これによって、フローティング・ゲートに電荷が蓄積されているか否か、つまり"1"か"0"かを判定できるというしくみです。

書き込みによって、 V_{th} を高くするか低くするかは、フラッシュ・メモリの種類によって異なります。一般的な従来のEPROMの代替えなどとして使われているNOR型や、シ

〈図2-3〉 フラッシュ・メモリのイレーズ動作




(a) スマート・ボルテージ法



(b) ネガティブ・ゲート・イレーズ法

〈図 2-4〉 フラッシュ・メモリ・セルの電圧-電流特性変化



リコン・ディスクなどに使われている NOR型では書き込み時に高 V_{th} にしますが、AND型や DINOR型では書き込みによって低 V_{th} になります.

2.2 フラッシュ・メモリの分類と特徴


フラッシュ・メモリは、セルの接続方式によって、**表2-1**に示すように、NAND型、NOR型、DINOR(Divided bit-line NOR)型、AND型などに分類されます。NAND型のメモリ・セル接続は図**2-5**、NOR型は図**2-6**、DINOR型は図**2-7**、そしてAND型のメモ

リ・セルの構造は図2-8のようになっています。市販のフラッシュ・メモリの基本となっ


〈表2-1〉フラッシュ・メモリのセル方式

種別	セルの接続方法	論 理	書き込み方法	消去方法	データ・アクセス
NAND型	直列	書き込みで高 V_{th}	トンネル注入	トンネル放出	シーケンシャル・ アクセス
NOR型	並列	書き込みで高 V_{th}	ホット・エレク トロン注入	トンネル放出	ランダム・アクセス
DINOR型	並列(データ線を 階層化)	書き込みで低 V_{th}	トンネル注入	トンネル放出	ランダム・アクセス
AND型	並列(データ/ ソース線を階層化	書き込みで低 V_{th}	トンネル注入	トンネル放出	シーケンシャル・ アクセス

〈図2-5〉 NAND型フラッシュ・メモリの セル構造




〈図2-6〉 NOR型フラッシュ・メモリの セル構造




たのはNOR型とNAND型の二つです. これらのうちNAND型だけがセルを直列接続したもので, ほかはすべてセルを並列接続しています.

NOR型は読み出し速度が100 ns 程度と高速で、ランダム・アクセスするのに向いていますが、セル・サイズがNAND型よりも大きく、高集積化が難しいというのが難点でした。 書き込み時にはCHE(Channel Hot Electron)方式といって、ゲート-ドレイン間に高電圧を掛けて、チャネルを通過する電子のエネルギを高めてフローティング・ゲートに注入するという方法をとっていました。そのため消費電流が大きく、書き込み時は外部から+12 V程度の電源を別途与えなければならないなど、低電圧動作には向いていません

〈図2-7〉 DINOR型フラッシュ・メモリの セル構造



〈図2-8〉 AND型フラッシュ・メモリの セル構造



でした.

これに対して東芝が開発したNAND型は、NOR型と逆で高集積化が可能で、書き込みもトンネル方式と呼ばれる、酸化膜で起こるトンネル現象を利用した方式なので、NOR型に比べて消費電流も小さいという特徴があります。しかし一方で、セルが直列接続されているためにシーケンシャル・アクセスには向くものの、ランダム・アクセスが遅いという欠点があります。

このNAND型とNOR型の両者の特長をあわせもたせようと三菱と日立によって開発されたのがDINOR(Divided bit-line NOR)型、およびAND型と呼ばれるものです。

DINOR型はデータ線(ビット線)をメイン・データ線とサブ・データ線に分離する階層構造にして、それぞれのメモリ・セルをサブ・データ線に接続することで、NAND型のような高集積度とNOR型と同等以上の高速なランダム・アクセスを両立させたものです。書き込みもトンネル方式を採用していることから書き込み電流が小さくて済み、書き換え用の高電圧を得るための昇圧回路をチップ内部に設けることができるため、低電圧の単一電源動作が可能です。

AND型はセルのソース線側も分離したサブ・ソース線を設けたもので、シーケンシャル・アクセスに向いたものです。ハード・ディスクの1セクタと同じ512バイト程度の小ブロック単位での書き込み/読み出しを可能にできるほか、DINOR型と同様の低消費電力という特長もあわせもっており、シリコン・ディスクなどへの応用に向いています。セルの接続方法はNOR型と同じで、書き込み論理が反転(NOR型は書き込みで V_{th} が高くなるがAND型は低くする方向)なのでAND型と名付けられました。

現在ではNOR型も改良され、書き込みもトンネル効果を使って低消費電力化を図ったり、セルの物理的な構造の改良などによって、低電圧な単一電源タイプのフラッシュ・メモリも製品化されているようです。ファイル用としてはAND型とNAND型の両方が流通しており、大容量のフラッシュATAカードなどに利用されています。

次に、代表的なフラッシュ・メモリの例としてNAND型とNOR型のデバイスの動作について見ていくことにしましょう.

2.3 NAND型フラッシュ・メモリ

NAND型の例としてTC58V64(東芝)を取り上げて、動作を見ていきます。

● TC58V64のピン配置

TC58V64AFTのピン配置は図2-9のようになっています。アドレス・ピンが見あたり

ませんが、これはデータ入出力ピン $(I/O_1 \sim I/O_8)$ を使って、時分割で与えるようになっているためです。NAND型フラッシュ・メモリは基本的にある程度まとまったブロック単位でのシーケンシャル・アクセスしか行いませんので、ランダム・アクセスを前提としたアドレス・ピンは不要であるというわけです。

次に各信号ピンについて簡単に説明しておきましょう.

 \triangleright I/O₁ \sim I/O₈

アドレスやコマンド、データの入出力などを行います。ALEやCLE信号などと併用して、時分割で与えます。

▶ CE (Chip Enable)

デバイスの選択信号です. Lレベルにするとデバイスが選択状態になり, Hレベルになると非選択状態(ローパワー状態)になります.

▶ WE (Write Enable)

I/O端子を入力状態(ホストからデバイスにデータなどを与える状態)にします.

▶ RE (Read Enable)

I/Oピンからデータ出力を行わせるための信号ピンです。 $\overline{\text{RE}}$ は内部のアドレス・カウンタを進めるクロックとしても働きます。

〈図2-9〉 TC58V64AFTのピン配置

			•
$V_{SS} \square$	1	44	$\Box V_{CC}$
CLEC	2	43	JCE
ALEC	3	42	DRE
WEL	4	41	⊐R/B̄
WPC	5	40	JGND
NCE	6	39	DNC
NCE	7	38	DNC
NCE	8	37	DNC
NCE	9	36	DNC
NCE	10	35	DNC
NCE	13	32	DNC
NC	14	31	□NC
NC	15	30	DNC
NCE	16	29	□NC
NC	17	28	JNC
I/O ₁	18	27	□I/O ₈
I/0 ₂ [19	26	$\Box I/O_{7}$
I/O3[20	25	□I/O ₆
I/O4[21	24	\Box I/O ₅
Vss [22	23	$\exists V_{SS}$

| I/O₁~I/O₈: アドレス/データ/コマンド入出力
| マンド入出力
| 区 : チップ・イネーブル
| 阪 : ライト・イネーブル
| RE: リード・イネーブル
| CLE: コマンド・ラッチ・イネーブル
| ALE: アドレスブル
| WP: ライト・ブロテクト
| R/B: レディ/ビジー出力
| GND: GND入力
| Vac : 電源
| Vss : 以方のンド
| NC: 未使用

 $\overline{\text{RE}}$ がアサートされて(L レベルになる),アクセス時間(t_{REA})が経過するとI/Oピン上のデータが確定し, $\overline{\text{RE}}$ の立ち上がりで内部のアドレス・カウンタが1だけ進みます.これによって,単なるリード・オペレーションで連続したアドレスのメモリ内容を読み出すことが可能となるわけです.

▶ CLE (Command Latch Enable)

I/Oピンに与えた動作コマンド・コードをデバイス内部のコマンド・レジスタに書き込むための制御ピンです。 $\overline{\rm WE}$ 信号の立ち上がり/立ち下がり時にアサートされている $({\rm H}\, {\it L}\, {\it V}\, {\it W}\, {\it L}\, {\it H}\, {\it L}\, {\it V}\, {\it V}\, {\it W}\, {\it L}\, {$

▶ ALE (Address Latch Enable)

ホストがI/Oピンに与えたデータがアドレスなのか、データなのかを識別するための信号です。ALEがアサート $(H \, \cup \, \forall \, \nu)$ になっているとアドレスとして、ネゲート $(L \, \cup \, \forall \, \nu)$ されていると入力データとして扱われます。

▶ WP (Write Protect)

書き込み/消去動作を強制的に禁止します。WPがアサート(Lレベル)になっていると、チップ内部の昇圧回路がリセットされ、メモリ・セル書き込みのための高電圧生成が行われないので、コマンドを送っても書き換えが行えなくなるというしくみです。

電源投入時や遮断時など,動作が不安定になりやすいときにこのピンをアサートしつづけておくと安全です.

▶ R/B (Ready/Busy)

デバイスの内部動作状態を外部に知らせるための信号です。オープン・ドレイン出力で、内部動作中はアサート (L レベルになる)され、内部動作が完了するとネゲート (H レベルになる)されます。

これらの制御信号の組み合わせと動作状態の関係は、表2-2に示すようになります。

● NAND型フラッシュ・メモリの内部構成

TC58V64の内部構成を図2-10に示します. 容量が増えるとブロック数が増えますが、内部の基本的な構成は変わりません.

NAND型フラッシュ・メモリの特徴的な部分を示すと以下のようになるでしょう.

- (1) データをシーケンシャルにアクセスする
- (2) メモリ内部がブロックという単位に分割され、各ブロックがさらにページという単位に分割されている
- (3) 消去はブロック単位で行う

- (4) プログラム(書き込み)はページ単位で行う
- (5) ページ・サイズが半端(TC58V64の場合は528バイト)である
- (6) エラーのあるブロック(bad block)を含む製品もある


NAND型フラッシュ・メモリがターゲットとしている用途は、シリコン・ディスクのようなファイル・デバイスです。書き込みのページ・サイズが528というのは、512バイト(一般的なハードディスクのセクタ・サイズと同一)に16バイトの冗長データ・バイトを付けたというもので、ここにエラー訂正用のコードを付けておくことで、書き込み/消去の繰り返しによってフラッシュ・メモリ・セルが異常になった場合でも、データの復旧ができるようにしているわけです。

また、消去の単位は、1ブロックが16ページ(データ・サイズにして512バイト×16 = 8K)というのはホスト側のファイル管理単位に一致していればよいという考えであるといえるでしょう.

動作モード		制御信号線(X:ドント・ケア)									
動力にモート	CLE	ALE	CE	WE	RE	WP					
コマンド入力	Н	L	L	†	L	X					
データ入力	L	L	L	Ť	Н	X					
アドレス入力	L	Н	L	†	Н	X					
シリアル・データ出力	L	L	L	Н	1	X					
プログラム期間中 (Busy)	X	X	X	X	X	Н					
消去期間中 (Busy)	X	X	X	X	X	Н					
プログラム/消去禁止	X	X	X	X	X	L					

〈表 2-2〉TC58V64の動作

〈図2-10〉 TC58V64の内部構成



(6)は通常のメモリ・デバイスのつもりで接するといささか驚かされる点でしょう. 製品納入時点で、すべてのデータがFFhになっていないブロックはバッド・ブロックとして、消去などを行わず、ホストのファイル管理ソフトウェアで使用しないようにしなくてはなりません. バッド・ブロック数はTC58V64の場合、10個までは許容範囲とされています. M58V64の場合は1024ブロックありますので、1014ブロックまでしか使えない場合があるわけです.

● 動作コマンド

TC58V64の動作コマンド(コマンド入力で与えるコード)を**表2-3**に示します。オート・ブロック消去だけが2バイト・コマンドで、そのほかは1バイト・コマンドです。 次にこれらのコマンドとアクセス動作について説明します。

▶ データ・リード動作

TC58V64のリード動作を図**2-11**に示します。データ・リード動作は、コマンドにつづいて読み出し開始アドレスを3バイトで指定することで開始されます。アドレスやコマンドは $\overline{\text{WE}}$ の立ち上がりでラッチされます。

リード時のアドレスの指定方法は**表2-4**に示すとおりです. 最初に与えるデータはカラム・アドレスと呼ばれ、後半の2回で与えるデータをページ・アドレスと呼んでいます.

〈表 2-3〉 TC58V64の動作コマンド


	コマンド	・データ	
コマンド	第一サイクル	第二サイクル	備考
シリアル・データ入力	80h		
リード・モード (1)	00h		
リード・モード (2)	01h		
リード・モード (3)	50h		
リセット	FFh		Busy アサート中 に発行可
オート・プログラム	10h		
オート・ブロック消去	60h	D0h	
ステータス・リード	70h		Busy アサート中 に発行可
IDリード	90h		

TC58V64の場合には、メモリは1024 ブロックあり、それぞれのブロックが16個のページ に分割されているので、 $A_{22} \sim A_{13}$ がブロック番号(ブロック・アドレス)、 $A_{12} \sim A_{9}$ がブロック内のページ番号(ブロック内NANDアドレス)になります。

面白いのは A_8 の指定がないこと、そして1ページが528バイトと512よりも大きいのに A_9 はページ・アドレスとなってしまうところでしょう.

これは、1ページ(528バイト)が256 + 256 + 16という構成(仮にパートと呼ぶ)に分かれているためと考えると理解しやすいでしょう。1ページ内の、どのパートから読みはじめるかということによって、コマンド自体が分離されているのです。リード・コマンドが3

〈図2-11〉 TC58V64のリード動作



〈表 2-4〉 アドレス指定の 方法

アドレス・	1/0ピン									
サイクル	I/O ₈	I/O ₇	I/O ₆	I/O ₅	I/O ₄	I/O ₃	I/O ₂	I/O ₁		
第一サイクル	A ₇	A_6	A ₅	A_4	A ₃	A ₂	A_1	A ₀		
第二サイクル	A ₁₆	A ₁₅	A ₁₄	A ₁₃	A ₁₂	A ₁₁	A ₁₀	A ₉		
第三サイクル	"0"	"0"	A ₂₂	A ₂₁	A ₂₀	A ₁₉	A ₁₈	A ₁₇		

※リード・コマンドが00h なら $A_8 = "0"$, 01h なら $A_8 = "1"$ となるので、 A_8 を指定するビットはない


 A_{22} \sim A_{13} : プロック・アドレス A_{12} \sim A_9 : ブロック内 NAND アドレス

A7~A0 : カラム・アドレス


種類(00h, 01h, 50h)あるのはこのためです。そして、この各パートの中のどこから読みはじめるのかをカラム・アドレスとして渡すというわけです。当然、最後の16バイトぶんのところではカラム・アドレスは $0\sim15$ までの値しかとれないということになります。

また、コマンド・コード00h、01hの場合には、読み出し開始アドレスから順次1ページの最後まで送出され、最終アドレスまでいくと次のページの先頭のデータが出力されま

〈図2-12〉 シーケンシャル・リード (1)




〈図2-13〉 シーケンシャル・リード (2)




これらの動作を模式的に示したのが図2-12, 図2-13, 図2-14です.

また、図2-15に示すように、リード時にアドレスを指定してから最初のデータを読み出すまでの間や、ページの終わりに達したあと、次のページの最初(シーケンシャル・リード(3)の場合には第3パートの先頭)に戻るまでには時間がかかります。この間Busy信号がアサートされて、ホストからのアクセスを待たせるようになっています。内部の1ページぶんのデータ(528バイト)がページ・バッファに転送されるまでの時間と思えばよいでしょう。

〈図 2-14〉 シーケンシャル・リード (3)




〈図2-15〉 リード中のBusy状態



▶ ステータス・リード

ステータス・リードの動作を図2-16に示します. コマンド70hにつづいてリード動作を行うと、メモリのステータスが読み出されます. メモリのステータス・データは図2-17のようになっています.

- ▶ オート・ページ・プログラム動作 オート・ページ・プログラム動作は、以下のような手続きで行われます。
- ① データ入力コマンド(80h)発行
- ② アドレス/データ入力



〈図 2-17〉 TC58V64 のステータス

1/08	1/07	1/06	1/05	1/04	1/03	1/02	1/01
ライト・プロテクト	Ready/Busy	未使用	未使用	未使用	未使用	未使用	Pass/Fail
	"0": Busy "1": Ready			常に"0"			"0": Pass "1": Fail
"0":プロテ "1":プロテ	クト状態 クト解除状態						


③ オート・プログラム・コマンド(10h)発行

これを図示したのが図2-18です。デバイス内部動作では、②で与えたデータは直接メ モリに書き込まれるのではなく、いったんページ・バッファに格納され、③で書き込みコ マンドが送られてきてはじめて②で与えたページ・アドレスのところに転送されるという 動作になります。


このとき、チップ内部で書き込み検証を行います。正常ならば、そのままR/Bを Readv 状態(Hレベルにする)にして正常終了します。また、何らかの異常によって書き込 み検証が正常に行われなかった場合,内部で自動的にリトライが行われます. リトライが 規定回数に達すると、R/BをReady状態にするとともに異常終了させます。

▶ オート・ブロック消去

オート・ブロック消去は、指定したブロックの内容を一括してFFhにします。 先に触 れたとおり、書き込みはページ(528バイト)単位で行えますが、消去はブロック単位でし か行えません。ブロック消去で与えるアドレスはブロック・アドレスですので、2バイト 分です。



〈図2-19〉 オート・ブロック消去の 動作フロー



オート・ブロック消去の動作フローは図2-19のようになっています。オート・ページ・プログラム動作と同様に、内部での自動リトライも行われ、規定回数リトライしてもだめな場合には、R/Bを Ready 状態にするとともに異常終了します。

▶ リセット動作


リセット動作は、コマンド・コードFFhの書き込みによって行われます。このコマンドが発行されると、内部のプログラム/消去用の昇圧回路がOFFになり、プログラム/消去電圧が0 V まで放電されます。放電が完了するまでの間、R/B信号はBusy 状態(L V V)のままとなっています。


また, リセット・コマンドにより, アドレス・レジスタの各ビットはすべて "0", データ・レジスタのビットはすべて "1" になります.

▶ IDリード動作


ホストから、バスに接続されているデバイスのメーカ名/型式を自動認識できるようにするためのIDコードをもっています。IDリード・コマンドは、このコードを読み出すためのものです。

図2-20にIDリード動作のフローを、図2-21にIDリード・コマンドの発行動作を示します.





〈図 2-21〉 ID リード・コマンドの動作



IDを読み出すには、IDリード・コマンド(90h)を発行したあと、アドレスとして00hを書き込みます。90hはコマンドですので、CLEをアサート(H)にしますが、つづく00hはアドレス値ですので、CLEをネゲート(L)して、ALEをアサート(H)します。

この手続きが終わると、次の2回のリードでメーカ・コード (TC58V64の場合は98h) と、デバイス・コード (同 E6h) が読み出されます。

2.4 NOR型フラッシュ・メモリ

NOR型のフラッシュ・メモリの例として、Am29F010(AMD)を取り上げてみます. NOR型のフラッシュ・メモリは、NAND型のような特殊な扱いは不要です。ごく一般的なSRAMやEPROMなどと同じように、アドレス、データ、コントロール信号によってコントロールされます.

まず、Am29F010Aのデータシートを参考に、ピンの意味やリード/ライトの方法を調

べていくことにしましょう.後ろにAが付いているのは、機能的に互換を維持しながら作った改良版ということで、プロセスをより微細なものにするなどして、消費電流を減らしたという場合が多いようです。ユーザからの扱いについては、まったく同じものと考えておいてよいでしょう。

● ピン配置


デバイスを使ううえでは、ピン配置とそれぞれのピンの意味を知らなくてはなりませんので、まずピン配置を調べます。Am29F010Aのデータシートをダウンロードしたところ、DIPパッケージについての記載がありません。しかし、実際にAm29F010のDIPタイプは存在しているので、このピン配置は決まっているはずです。そこで同じシリーズの上位品であるAm29F040Bのピン配置と比較してみます。Am29F010AのPLCCタイプのピン配置を図2-22に、Am29F040BのPLCCタイプとDIPタイプのピン配置を図2-23に示します(Am29F010A/040Bとも、このほかにTTSOPタイプのパッケージもある)。

ここで両者に共通なPLCCパッケージのピン配置を比較すると、Am29F010ではNC (Not-Connected;無接続)になっていた6番ピンと9番ピンにアドレスの上位2ビット (A_{17} と A_{18})を配置しただけであることがわかります。

したがって、Am29F010AのDIPパッケージのピン配置も、Am29F040BのDIPパッケージの30番ピン、1番ピンがNCになっているだけと考えられます。

このあたりはパッケージの中身を考えてもわかることです。パッケージの外観はいろいろとありますが、中に収められているチップの本体(ダイ)そのものはまったく同じです。ダイの周囲には信号を引き出すためのパッドがあって、そこから細いワイヤ(ボンディン

〈図 2-22〉⁽⁴⁾ Am29F010のピン配置 (PLCC パッケージ)



グ・ワイヤ)でパッケージの足と接続されています。わざわざ好きこのんでワイヤがクロ スするように配置する人はいませんので、信号が並んでいく順序自体はパッケージが変わ っても同じようになります.

当然、ボンディング・ワイヤ自体はなるべく短くなるようにしたほうがコスト面でも, また特性の面でも有利ですから、パッケージの中のダイの向きもパッケージにあわせて変 更しているわけです。チップの中でダイがどのような向きに収まって、どのようにボンデ ィング・ワイヤが走っているのかを想像するのも面白いでしょう.

● 信号の種別

Am29F010のピンをグループ分けしたのが図2-24です。Am29F040も、アドレスが18 本に増えてNCがなくなるだけでまったく同じです。フラッシュ・メモリの動作と、アド レス、データ、CE、OE、WEの組み合わせは表2-5のようになっています.


Vcc/Vss

電源ピンです. Am29F010. Am29F040とも+5V単一電源動作のフラッシュROMで すから、 V_{CC} には+5Vを与えます。 V_{SS} は基準電位ですから0Vとなります。

▶ $A_0 \sim A_{16}$ (アドレス)

 $A_0 \sim A_{16}$ がアドレス・ピンです。Am29F010は容量が1Mビットのフラッシュ・メモリ ですが、 $DQ_0 \sim DQ_7$ の8ビットを単位としてデータ入出力を行うので、アドレスは1Mビ ット÷8ビット=128Kぶんとなり、17本あります。

〈図2-23〉 Am29F040のピン配置



▶ DQ₀ ~ DQ₇ (データ)

外部のデータのやりとりを行うピンです. Am29F010の場合には常に8ビット単位での 入出力になっているので、データは常に8ビット単位で読み出しや書き込みを行うことに なります.

▶ CE (チップ・イネーブル)

デバイスの選択信号です。このピンがLレベルのときにだけ、次に説明する \overline{OE} や \overline{WE} 信号が有効になります。CPUなどに接続するときにはCPUの上位アドレスをデコードし て、このピンに入力します。

複数のデバイスがあったときには、通常CE以外のピンはすべて並列に接続して、CE ピンでどのデバイスをアクセスするかを決めます.

▶ OE (アウトプット・イネーブル)

先に説明したCEピンがLレベルのときだけ有効です。 フラッシュ ROM からデータを 読み出すときにCEとともにOEをLレベルにすると、一定時間後にデータがDQo~DQ7 ピンに現れます. 有効なデータが揃ったということを示すような信号はないので、周辺回 路では、データシートの値を信用して、データが確定したと思われるタイミングを見計ら ってDQ₀~DQ₇に現れているデータを読み出すということになります.

Am29F010 アドレス ____ A0~A16 Vcc →o WE 書き込みイネーブル 一 -o ŌĒ データ出力イネーブル ー DQ₀~DQ₇

〈図2-24〉Am29F010のピン・グループ

〈表 2-5〉(4) Am29F010Aの動作モード

動作	A ₀ ~A ₁₆	CE	ŌĒ	WE	$DQ_0 \sim DQ_7$
リード	アドレス入力	"L"	"L"	"H"	データ出力
ライト	アドレス入力	"L"	"H"	"L"	データ入力
スタンバイ	X	$V_{CC} \pm 0.5 \text{ V}$	X	X	ハイ・インピーダンス
出力ディセーブル	X	"L"	"H"	"H"	ハイ・インピーダンス
ハードウェア・リセット	X	X	X	X	ハイ・インピーダンス

▶ WE (ライト・イネーブル)

先に説明したCEピンがLレベルのときだけ有効です。 フラッシュ・メモリにコマンド や書き込みデータなどを与えるときに、この信号をCEピンとともにLレベルにします。

データが実際にチップ内部に取り込まれるのはCE. またはWE信号の立ち上がり(Lレ ベルからHレベルになるとき)です。


● プロセッサとの接続例

フラッシュ・メモリとCPUの接続を模式的に表すと図2-25のようになります。この図 では信号名や信号の意味はISAバスに合わせています。CPUのアドレスの上位をアドレ ス・デコーダでデコードして、フラッシュ・メモリ領域であればCE信号をアサートする ようにします。アドレスの下位はフラッシュ・メモリに与えます。

さらに \overline{OE} が \overline{SMEMR} 信号、 \overline{WE} が \overline{WMEMW} 信号に、 $\overline{DQ_0} \sim \overline{DQ_7}$ は \overline{CPU} のデータ・バ スに接続されるという形になります.

この図ではタイミング関係については特に配慮していませんので、CPUのバス動作タ イミングによっては、タイミングに細工が必要だったり、ウェイトをかけてバス・サイク ルを延長するなどの工夫が必要な場合もあります。ISAバスの場合には、最近のフラッシ ュ・メモリの動作などに比べて充分遅いので、この図にバッファを追加する程度の回路で 動かすことができます。


CPUのデータ・バスが8ビットより多い(16ビットや32ビット幅など)場合にはフラッ シュ・メモリを複数並べるといったことが必要になってきます。ただ、通常のCPUでは データ・バスは16ビットや32ビットあったとしても、命令としては8ビット単位での入 出力が行えるように設計しているものが一般的です。このような命令に対応できるよう、 通常CPUの外部データ・バスも8ビット単位にグループ分けされていて、リード/ライト



〈図2-25〉8ビットCPUとフラッシュ・メモリの接続の考えかた

時にどのグループがアクセス対象となっているかを示すような信号が設けられています.

ー例として図2-26に、16ビットCPUにAm29F010を2個接続した回路を示します。こちらも信号の種類や名称はISAバスに準拠させています(実際にISAで16ビット・アクセスさせるには $\overline{MEMCS16}$ をアサートする必要があるが、ここでは省略している)。前の図と比べてわかるのは、 \overline{SBHE} という信号が増えていることです。これがデータ・バスの上位8ビットを使うか否かを示すものです。下位8ビットへのアクセスは A_0 で判定します。表2-6は、ISAバスにおけるアクセス動作と A_0 、 \overline{SBHE} 信号の動作をまとめたものです。信号名などが若干異なることもありますが、どのプロセッサもほぼ同じような方法をとっ



〈図 2-26〉16ビット CPU とフラッシュ・メモリの接続の考えかた

〈表 2-6〉 16ビット・バスにお けるアクセス動作例

	信号	の状態	データ有効/無効			
バス動作	A ₀	SBHE	$SD_0 \sim SD_7$	$SD_8 \sim SD_{15}$		
偶数番地のバイト(8ビット)アクセス	"L"	"H"	有効	無効		
奇数番地のバイト(8ビット)アクセス	"H"	"L"	無効	有効		
偶数番地のワード(16ビット)アクセス	"L"	"L"	有効	有効		

注:奇数番地からのワード・アクセス時は、奇数番地と偶数番地のバイト・アクセス(2回のアクセス)に分割して実行される.

ています.

この表からもわかるとおり、 A_0 が下位バイトの選択信号と等価になるので、アドレスは一つシフトして、 $A_1 \sim A_{17}$ がフラッシュ・メモリに与えられるようになります。そして、アドレスが一致して A_0 がLレベルのときは下位8ビットのフラッシュ・メモリの $\overline{\text{CE}}$ が、 $\overline{\text{SBHE}}$ がLレベルのときは上位8ビットのフラッシュ・メモリの $\overline{\text{CE}}$ がアサートされるようになっています。

例は16ビットでしたが、32ビット以上のCPUの場合には、 A_0 や A_1 がなくなり、代わりにバイト単位でのイネーブル信号(BEO、BE1、BE2、BE3 などという名称を付けることが多い)が用意されるようになります。

● リード・サイクルの概要


フラッシュ・メモリのリード・サイクル・タイミングを見ていきます。基本的なアクセス方法の考えかたは図2-27のようになります。

アクセスしたいアドレスを $A_0 \sim A_{16}$ に与えて、 \overline{CE} 、 \overline{OE} をアサート(L レベル)するとフラッシュ・メモリからデータが出はじめます(リードなので \overline{WE} はH レベルのまま).

データがどの時点で確実に確定するかは、アドレス、CE、OEのそれぞれが確定した時点からのディレイ時間(アクセス・タイム)で規定されていて、もっとも遅くなるタイミングでデータが確定するということになります。

たとえば、Am29F010A-55の場合にはアドレスや \overline{CE} からのアクセス時間が55 ns、 \overline{OE} からは30 ns となっています。もしアドレスが確定したのと同時に \overline{CE} 、 \overline{OE} が同時にアサートされた場合には55 ns後には有効なデータが出ていることになりますし、アドレスが

〈図 2-27〉 フラッシュ・メモリのリード動作



確定しCEがアサートされたままずっと安定している状態にあるときにOEをアサートすれば30 ns後にデータが確定しているということになります.


● ライト・サイクルの概要

ライト・サイクルの基本的な考えかたは図2-28のようになります。今度はライト方向なので、 \overline{OE} はH レベルのままですし、データ $(DQ_0 \sim DQ_7)$ はホスト側から与えることになります。

ライト時のアドレスは $\overline{\text{WE}}$ と $\overline{\text{CE}}$ の両方がLレベルになったとき,そしてデータは $\overline{\text{WE}}$ と $\overline{\text{CE}}$ の両方がLレベルになったあと,いずれか一方が立ち上がった段階(LレベルからHレベルへの変化)でフラッシュ・メモリ内部に取り込まれます. $\overline{\text{WE}}$ によって行う書き込みを $\overline{\text{WE}}$ コントロールド・ライト, $\overline{\text{CE}}$ によって行うのを $\overline{\text{CE}}$ コントロールド・ライトと呼びます.一般的には $\overline{\text{WE}}$ コントロールド・ライトの図にしています.

ライト時に特に気を付けなくてはならないのは、アドレスやデータなどの各信号のセットアップ時間です。リード時は、アドレス、CE、OEを確定させて待っていれば目的のアドレスからデータが出てくるだけなので、確定する順序にはあまり気を使う必要はないのですが、ライトの場合には、アドレスやデータ、制御信号のタイミングに配慮しないと、間違ったアドレスに書き込んでしまったり、データが正しく受け取られなかったりといったことになってしまいます。


〈図 2-28〉 フラッシュ・メモリへのライト動作



特に注意が必要なのはセットアップ・タイムです。図に示したように、WEの立ち下がりよりもまえにCEやアドレスを確定させておかなくてはなりませんし、WEの立ち上がり時より一定時間以上まえにデータを確定させておく必要があるのです。

細々とした値についてはあとで説明しますが、たとえば Am29F010-55の場合にはアドレス/ $\overline{\text{CE}}$ のセットアップ時間 (それぞれ t_{AS} 、 t_{CS}) はいずれも最小0となっています。最小でゼロということは少しわかりにくいかもしれませんが、要するにマイナスになってはいけないという意味と解釈すればよいでしょう。 $\overline{\text{CE}}$ のセットアップがマイナス、つまり $\overline{\text{CE}}$ のほうがあとからLレベルになるような場合は、 $\overline{\text{CE}}$ コントロールド・ライトということになってしまいますから、 $\overline{\text{WE}}$ コントロールド・ライトでは最小値をゼロとするのはごくあたりまえのことといえるでしょう。

〈図2-29〉⁽⁴⁾ Am29F010Aのリード動作 タイミング



〈表 2-7〉(4) タイミング規定

記	号	パラメータ	条件		スピード・オプション					
JEDEC	Std	7,7,2-9	श्रह ।।	-45	-55	-70	-90	-120	単位	
t_{AVAV}	t_{RC}	Read Cycle Time		min	45	55	70	90	120	ns
t_{AVQV}	tACC	Address to Output Delay	$\overline{\overline{\text{CE}}} = V_{IL}$ $\overline{\text{OE}} = V_{IL}$	max	45	55	70	90	120	ns
tELQV	t _{CE}	Chip Enable to Output Delay	$\overline{\text{OE}} = V_{IL}$	max	45	55	70	90	120	ns
tGLQV'	t_{OE}	Output Enable to Output Delay		max	25	30	30	35	50	ns
t_{EHQZ}	t_{DF}	Chip Enable to Output High Z		max	10	15	20	20	30	ns
t_{GHQZ}	t_{DF}	Output Enable to Output High Z		max	10	15	20	20	30	ns
			Read	min			0			ns
	t _{OEH}	Output Enable Hold Time	Toggle and Data Polling	min			10			ns
t_{AXQX}	t _{OH}	Output Hold Time From Addresses $\overline{\text{CE}}$ or $\overline{\text{OE}}$ Whichever Occurs First		min			0			ns

56

データのほうは $\overline{\text{WE}}$ の立ち上がりまえに確定させます。Am29F010-55ならば最小 20 ns となっています (t_{DS})。つまり, $\overline{\text{WE}}$ の立ち上がりよりも 20 ns 以上まえにデータを確定させていなくてはならないということになります。

● リード・サイクル・タイミング

それではデータシートを元に具体的なリード・サイクルのタイミングを見ていきます。 図2-29 が Am29F010A のリード動作タイミング図,表2-7 がタイミング規定です。先ほどの概略で示したものと比べてわかるのは,タイミング規定の図で基点となる電圧が $2 \, \gamma \, \bar{m}$ にあるようになっていることと,概略図よりも多くのタイミング規定があることでしょう.

2ヶ所の基点は、下のほうよりも下ならばLレベル、上よりも上にあればHレベルということを意味します。この両者の中間はデバイスの特性その他によって、Hレベルと認識されたりLレベルと認識されたりする領域です。具体的な電圧はあとで説明する「DC規定」のほうで出てきます。

通常,波形の立ち下がりで下のほうにある基点は、Lレベルが確定した時点からということを意味し、上のほうにある基点はHレベルにあるとはいえなくなった時点(デバイスによってはLレベルと認識される場合もあるようになった時点)という意味になります。通常はタイミング上厳しくなる側から規定することになります。

それでは先ほどの図から増えている, t_{RC} , t_{OEH} , t_{OH} , t_{DF} の四つについて説明しておきましょう.

▶ t_{RC} (リード・サイクル・タイム)

アドレスを確定(ステーブル)させておく期間ですが、データシートを見てわかるとおり、この時間が I_{ACC} (アドレスからデータ出力までの時間)と同一なので、通常の使い方をするぶんには問題となることはないと思われます。

▶ toeh (アウトプット・イネーブル・ホールド時間)

直前がライト動作だった場合に、 $\overline{\text{WE}}$ を $\overline{\text{H}}$ レベルにしてから $\overline{\text{OE}}$ を $\overline{\text{L}}$ レベルにするまでの時間規定です。データシート上では最小0 ns となっているので、 $\overline{\text{WE}}$ と $\overline{\text{OE}}$ を同時に $\overline{\text{L}}$ レベルにしなければよいと解釈できます。

▶ t_{OH} (アウトプット・ホールド・タイム)

 $\overline{\text{OE}}$ 信号がH レベルに戻ったあとも、厳密に測定すればDQ出力が出つづけています。この、 $\overline{\text{OE}}$ がL レベルでなくなってから、 $\overline{\text{DQ}}$ が正しいデータを出さなくなるまでの時間が t_{OH} です。Am29F010A ではこの時間は最小0ということですから、 $\overline{\text{OE}}$ が $\overline{\text{H}}$ レベルになったらデータを信用してはならないということです。

メモリのアクセス時間が長かった頃、これを利用して、データを読むのよりも先に \overline{OE} をHレベルに戻しておいて、タイミングを稼ぐという設計をしている事例を見たことがありますが、このようなやりかたはやめておいたほうが賢明でしょう。

▶ tDF (CE/OEから出力ハイ・インピーダンスまで)

 $\overline{\text{CE}}$ 、あるいは $\overline{\text{OE}}$ が日レベルになってから、フラッシュ・メモリのDQ出力が完全にハイ・インピーダンスになるまでの時間です。この時点まではフラッシュ・メモリが何らかのデータを出しつづけている可能性がありますので、このときに他のドライバやバッファがイネーブルにされるとデータが衝突する可能性があるということになります。バッファの方向制御などで、 $\overline{\text{OE}}$ とバッファの方向制御を同時にやるような回路の場合、バッファの切り替わり時間が早すぎないか確認が必要でしょう。


● ライト・サイクル・タイミング

詳しくは後述しますが、フラッシュ・メモリの場合は $\overline{\text{WE}}$ を使ったアクセス動作はRAMのような指定アドレスへの直接書き込み動作ではなく、フラッシュ・メモリへのコマンドとなります。NAND型フラッシュ・メモリと同様に、一連のコマンド・シーケンスを踏むことで、プログラム(データ書き込み)やチップ・イレーズ(消去)を行うようになっているのです。

このため、タイミング図もプログラムやイレーズ動作のための時間を含めた形で記載されています。図2-30がプログラム動作、図2-31がイレーズ動作になります。


なお、この図では、たとえばプログラムのほうは555hにA0hを書き込んで、次にPA(プログラム・アドレス)とPD(プログラム・データ)を与えればよいような書きかたです

〈図2-30〉⁽⁴⁾ プログラム動作



PA: プログラム・アドレス, PD: プログラム・データ

〈図2-31〉⁽⁴⁾ イレーズ動作



SA:セクタ·アドレス、VA:有効アドレス、*:チップ·イレーズの場合

が、実際にはこの555hへのアクセスのまえに何回かの書き込み動作が行われて、それによってフラッシュ・メモリはプログラム動作であると認識するようになっています。このシーケンスについてはあとで説明します。これら全部を書くと図が大きくなりすぎるので、省略して最後のほうだけ書いたというわけです。これはイレーズのほうも同様です。

また、プログラムやイレーズの内部動作はかなり時間がかかるため、CPUが完了したかどうかをチェックできるよう、フラッシュ・メモリからはステータスなどが出るようになっています。図ではこのチェック動作が右半分に描かれています。

いずれの動作タイミングも, ライト動作としてはほぼ同一です. ここではプログラム・オペレーションについて見ていったあとで, 簡単にイレーズ・タイミングについても触れることにします.

▶ プログラム動作

まず、図2-30のプログラム動作のほうから見ていきましょう。タイミング規定の線が多くて複雑なように見えるかもしれませんが、順を追って見ていけばそれほど難しいものではありません。基本的なタイミングの考えかたは先ほど概要のところで触れたとおりです。

(1) t_{VCS} (V_{CC} t_{y}) r_{y}

フラッシュ ROM は内部でホストからのコマンド解釈などを行うシーケンサをもっているので、電源が規定の電圧に達したからとすぐにアクセスを行うことはできません。電源が規定電圧に達したあと、最初のコマンド発行までに取らなくてはならない時間が t_{VCS} です。 t_{VCS} です。 t_{VCS} ではこの時間は t_{VCS} です。 t_{VCS} で

通常 CPU の外部記憶などとして利用した場合にはパワー ON リセット回路があり、電源投入後 CPU のリセットが解除され、CPU が最初のアクセスをはじめるまでの時間はかなり長くとるのが普通ですから、問題となることは少ないのですが、フラッシュ ROM ライタのような場合には、電源ピンに半導体スイッチなどを用意しておいて、ソケット挿抜時には電源を OFF にし、アクセスをはじめるときに電源を ON にするという操作を行います。このため、電源制御ポートで電源を ON してから V_{CC} が規定電圧に達するまでの時間 +50 μ s以上たってからフラッシュ ROM にアクセスしなくてはならないという点に注意が必要となります。

(2) t_{CS} (\overline{CE} $t_{\mathcal{C}}$ $t_{\mathcal{C}}$ $t_{\mathcal{C}}$ $t_{\mathcal{C}}$

WE コントロールド・ライトの場合、 $\overline{\text{CE}}$ を WE に先行してアサートしておく必要があります。この時間が t_{CS} です。タイミング規定は最小0 ns ですから、マイナス、すなわち $\overline{\text{CE}}$ が WE よりもあとにアサートされてはならないということを意味しています。 $\overline{\text{CE}}$ があとからアサートされると $\overline{\text{CE}}$ コントロールド・ライトになりますので、これは当然でしょう。

ライト動作におけるアドレスが確定している期間です. Am29F010A-55の場合には 55 ns以上保持している必要があるということになっています.

(4) t_{GHWL} (リード・リカバ・タイム)

ライト・サイクルの直前がリード・サイクルだった場合に、 \overline{OE} を \overline{WE} よりもどれだけまえにネゲートしておかなくてはならないかの規定です。

(5) t_{WP} (ライト "L" パルス幅)

WEがアサートされている期間を規定します。Am29F010A-55の場合には最小30 nsとされています。

(6) t_{DS} $(\vec{r}-g \cdot t_{\mathcal{V}})$ $r_{\mathcal{V}}$

フラッシュ・メモリへのライトではデータは $\overline{\mathrm{WE}}$ の立ち上がりで取り込まれるわけですが、正しいデータをラッチさせるにはデータ $(\mathrm{DQ_0}\sim\mathrm{DQ_7})$ を $\overline{\mathrm{WE}}$ の立ち上がりより先に確定させておく必要があります。この時間が t_{DS} です。 $\mathrm{Am29F010\text{-}55}$ の場合は $20~\mathrm{ns}$ となっているので、 $20~\mathrm{ns}$ 以上まえにデータを確定させておく必要があるということになります。

WEの立ち上がり後、データを確定させたまま保持していなければならない時間です。 以前はデバイス内部の都合で、この時間がある程度必要になってくるようなデバイスもあ ったのですが最近ではゼロ、つまり $\overline{\rm WE}$ の立ち上がりまでデータが保持されていればよいとなっているものが多いようです。 ${\rm Am29F010A}$ でも、 ${\it t_{DH}}$ は0 nsとなっています。

(8) tas (アドレス・セットアップ・タイム)

60

ライト時のアドレスがフラッシュ・メモリに取り込まれるのは $\overline{\text{WE}}$ の立ち下がり時点なので、この時点までにアドレスを確定させておかなくてはなりません。 $\overline{\text{WE}}$ の立ち下がりよりもどれだけまえに確定させておくかを示すのが t_{AS} です。

Am29F010Aでは t_{AS} はゼロとなっているので、遅くとも $\overline{\text{WE}}$ の立ち下がり時点でアドレスが確定していればよいということになります。

(9) t_{AH} (アドレス・ホールド・タイム)

ライト時のアドレスは $\overline{\mathrm{WE}}$ の立ち下がり時に取り込まれるのですが,これも t_{DH} と同様に,保持しつづけなくてはならない時間が規定されています。 $\mathrm{Am}29\mathrm{F}010\mathrm{A}$ -55では $45\mathrm{ns}$ 必要とされています。

(10) twpH (ライト "H" パルス幅)

 $\overline{\text{WE}}$ がネゲートされたあと、次に $\overline{\text{WE}}$ をアサートするまでの時間です。Am29F010Aでは最小でも 20 ns 必要とされているので、連続アクセスする場合にはこれ以上のインターバルをとるようにしなくてはなりません。

(11) t_{WHWH1} (バイト・プログラミング・オペレーション時間)

プログラム動作時には、最後のライト動作で、書き込みアドレスとデータを指定するのですが、フラッシュ・メモリではライト完了と同時にフラッシュ・メモリ・セルへの書き込みが完了しているわけではありません。チップの内部プロック図を見るとわかりますが、フラッシュ・メモリ内部にはステート・コントローラや書き込み電圧生成回路があり、プログラム・コマンドは、このステート・マシンにキックをかけて、セルへの書き込み動作を開始するための指示にすぎません。この、書き込み回路が動作して、実際のメモリ・セルへの書き込み動作が完了するまでの時間が t_{WHWHI} です。Am29F010Aでは t_{WHWHI} は7 μ sとなっていますが、あくまでもこれはtyp(typical)値なので、多少変動することがあります。本当に完了したか否かの判定は時間管理ではなく、データ・リードによるステータス・チェックで行わなくてはなりません。

 t_{WHWH1} の期間中CPU側からフラッシュ・メモリに対してデータ・リードを行うと、DQには内部の動作ステータスが現れます。当然のことながら、完了すれば通常のリード・サイクルとなり、データが読み出されます。図ではこの最後の切り替わりのタイミングを示しています。

具体的なステータスの内容などについてはあとで説明します.

▶ イレーズ動作

(1) t_{WHWH2}

イレーズ動作も、プログラム同様にホストからの一連のコマンド・シーケンスが発行さ れ. デバイス側がイレーズ・コマンドを認識した時点から内部動作がスタートします.

ライト方向のタイミングはプログラム動作とまったく同じですが、イレーズのほうはプ ログラムよりも遙かに長い時間がかかります.

この時間が t_{WHWH2} で、Am29F010Aでは1秒となっています。この値もtvp値なので、 実際にはプログラム動作と同様にステータスをポーリングして、チェックすることになり ます

● フラッシュ・メモリ・コマンド

フラッシュ・メモリへのコマンドは、アドレスとデータの特定パターンの組み合わせに よる数度の書き込みシーケンスによって行います。こうしたシーケンスを踏むことで、プ ログラム・ミスや電源投入時の一時的な不安定な動作などによって偶然にイレーズや書き 込みが行われてしまうことを防いでいるわけです。

Am29F010Aのコマンド定義を表2-8に示します。たとえば、Program コマンド(フラ

								, ,,,,	,					
		サイ					バン	ス・サ	イク	ル				
コマ	コマンド・シーケンス		1回	E	2 🗉	11	3 [目目	4 🗵	目目	5 🗵	18	6 E	18
		クル	Addr	Data	Addr	Data	Addr	Data	Addr	Data	Addr	Data	Addr	Data
Read		1	RA	RD										
Reset		1	XXXX	F0										
Reset	Reset			AA	2AA	55	555	F0						
	Manufacturer ID	4	555	AA	2AA	55	555	90	X00	01				
Autoselect	Device ID	4	555	AA	2AA	55	555	90	X01	20				
Autoselect	Sector Protect Verify	4	555	ΛΛ	2AA	55	555	555 90	(SA)	00				
	Sector Protect Verify	4	333	AA	ZAA	55	555	90	X02	01				
Program		4	555	AA	2AA	55	555	A0	PA	PD				
Chip Erase		6	555	AA	2AA	55	555	80	555	AA	2AA	55	555	10
Sector Era	ase	6	555	AA	2AA	55	555	80	555	AA	2AA	55	SA	30
Erase Suspend		1	XXX	Во										
Erase Resume			XXX	30										

〈表 2-8〉(4) Am29F010Aのコマンド定義

RA: リード・アドレス, PA: プログラム・アドレス, SA: セクタ・アドレス, RD: リード・データ,

PD: プログラム・データ

ッシュ・メモリの特定番地へのデータ書き込み)の場合には,

- ① 555h番地にAAhをライト
- ② 2AAh番地に55hをライト
- ③ 555h番地にA0hをライト
- ④ 書き込みたいアドレス (PA) に書き込みたいデータ (PD) をライト という4回のライト・シーケンスで書き込みが行われることになります。最後のライトが 終わったあとは、ステータスをリードして内部動作が完了したかどうかを判定することに なります。

それでは次にそれぞれのコマンドについて簡単に説明しておきましょう.

Read

この表ではリードも一応コマンド扱いにしているため、一緒になっていますが、ごく当たり前の通常のリード動作です。与えたアドレスからデータを読み出すというだけの動作です。

Reset

フラッシュ・メモリへのコマンドは、複数回に渡るコマンド・シーケンスを発行してい

555h/2AAhは5555h/2AAAhの間違い?

表2-8はAMDのデータシートそのものなのですが、ほかのメーカの $1\,\mathrm{M\,E'}$ ット・フラッシュROMのデータシートを見ていくと、アドレスの"555"となっているところは"5555"に、"2AA"となっているところは"2AAA"と4桁になっているものがいくつも見られます。実際にAm29F010Aの前のバージョンであるAm29F010を使用したところ、555/2AAでは書き込みやイレーズなどは一切行うことができず、それぞれ"5555"と"2AAA"にしたところ正常に動作することが確認できました。

実は、JEDECで取り決められた標準ではアドレスは3桁(正確には10ビット)のほうが正しいのです。ただ、フラッシュ・メモリの先駆者ともいえるAMDの旧タイプ $(0.85~\mu\mathrm{m}~\nu-\nu\mathrm{h})$ では4桁(14ビット)を見るようになっていたことから、他社製品でもAMDとの互換性維持のために4桁にしている製品もあるというわけです。3桁品の場合には A_{11} 以上のビットは単に無視されるだけなので、4桁ぶんのアドレスを与えても特に問題はありません。

くのですが、これを途中で中断したい場合に使われるのがリセット・コマンドです。このコマンドが発行されると、フラッシュ・メモリは現在進行中のコマンド・シーケンスを中断して、通常のリード・オペレーション・モードに復帰し、新たなコマンドを受け付け可能な状態になります。

ただし、ライトやイレーズ・マンドが受け付けられて内部動作が開始されてしまったあとは、このコマンドは無効で、内部動作が完了するのを待つしかありません。

以前のフラッシュ・メモリでは、ほかのコマンドと同様に3回のライト・シーケンスで行われていましたが、Am29F010では任意のアドレスにF0hを書き込むだけでリセット・コマンドとして動作するようになっています。

▶ Autoselect/Sector Protect Verify

ROM ライタやユニバーサル・プログラマなどでみられるような、デバイスの自動認識を行うためのコマンドやセクタ単位でのプロテクション状態の確認などを行うものです。

Autoselect コマンドは先に説明した NAND 型フラッシュ・メモリの ID リード・コマンドと機能的には同じようなものですが、Autoselect コマンドやセクタ・プロテクト・ベリファイ・コマンド実行時は、12 V 程度 (DC 規定上は 10.5 V \sim 12.5 V) の電圧を A_9 ピンにかけなくてはならないので、通常のシステムに実装した状態で使用できるようになっていることはまれでしょう。こららはあくまでも ROM ライタ専用と思っておいたほうがよいと思います。

Am29F010のような単一電源動作が可能なフラッシュ・メモリの場合,コマンドを与えることで,任意のセクタを消去したりということができてしまうのですが,何らかの理由で絶対に通常のイレーズやプログラム・コマンドなどでは消去されたくないような部分があるときもあります。このような目的でAm29F010に実装されているのが,セクタ・プロテクト機能です。プロテクトされたセクタは,通常のイレーズやプログラム・コマンドを受け付けなくなります。このプロテクションの設定/解除は別途AMDのドキュメントとして用意されています。

また、表ではセクタ・プロテクトも Autoselect に分類されていますが、これは AMDのドキュメントに合わせたものです。また、これらのコマンドでの4サイクル目 (最終サイクル) はライトではなく、リード方向になります。さらに、この4サイクル目ではアドレスの下位2ビットがコマンドの識別となります。また、4サイクル目の A_6 は常にLレベルにしなくてはなりません。

▶ Manufacture ID/Device ID

3回のライト・シーケンスのあとで、アドレスの下位2ビットが"00"の番地をリードすると、マニュファクチャID(製造者コード)として01hが、また下位2ビットが"01"の番地をリードすると、デバイスIDとして20hが読み出されます。これはAm29F010AのIDコードです。


▶ Sector Protect Verify

64

3回のライトシーケンスのあとで、4回目のシーケンスのアドレスの下位2ビットが"10" の場合、セクタのプロテクト状態の確認となります。このとき、アドレスの上位3ビット $(A_{16} \sim A_{14})$ がセクタ・アドレスとなり、Am29F010Aの8個のセクタのうちどれの状態を読み出すのかを指定します。

読み出されたデータが01hならばプロテクトされていないことを,00hならばプロテクトされていることを示します.

〈図2-32〉 基本的な書き込み手順



▶ Program

フラッシュ・メモリへの書き込みを行うのがこのコマンドです。図2-32に基本的な書き込み手順を示します。3回の書き込みのシーケンスにつづく、4回目のシーケンスで書き込みアドレスとデータを指定して書き込み動作をすることで、1バイトのデータを書き込むことができます。何度か出てきているように、書き込みによってビットを"1"から"0"にすることはできますが、"0"から"1"にすることはできません。

古い NOR型フラッシュ・メモリでは、プログラムやイレーズのときに +12 V 程度の高い電圧を印加する必要があったのですが、Am29F010では +5 V 単一電源動作可能なタイプなので、プログラム時はライト・サイクルを実行するだけで、内部で書き込み電圧が生成されます。

このシーケンス完了後に、データを読み出します。先にも触れたとおり、フラッシュ・メモリの書き込み動作中、読み出されるデータは内部ステータスです。 DQ_7 は内部の書き込み動作が行われている間は、書き込みデータを反転したものになるので、書き込んだデータと一致することはありません。書き込みが完了すれば、通常のリード動作となり、書き込んだデータそのものが読み出されます。このことを利用して、書き込んだデータと一致するまでリードを続ければよいわけです。

図では簡単に無限ループさせていますが、デバイスの不良などによって永久に同じデータが出てこなくなる可能性もゼロではありません。この対策は DQ_6 や DQ_5 の状態を使って行うことができるのですが、簡単に済ませるなら、デバイスの平均プログラム時間 (t_{WHWH1} : Am29F010Aでは 7μ s) に比べて充分長いタイムアウト時間をとってエラー終了させてもよいでしょう。


DQ6やDQ5を使ったエラー判定方法については後述します.

▶ Chip Erase

デバイス全体が消去され、すべての番地の内容がFFhになります。フラッシュ・メモリの多くでこのコマンドは共通に使えます。イレーズ動作のシーケンスを図2-33に示します。5回のライト・シーケンスのあとに555hに10hを書き込むとチップ・イレーズになります。Am29F010の場合、先に説明したセクタ・プロテクトがかかっているセクタについては消去は行われません。

デバイス出荷時はすべてのセクタがプロテクトされていない状態で出荷されるので、ROMライタなどでプロテクトを行わないかぎり、このコマンドでチップ全体を消去できます.

〈図2-33〉 イレーズ動作の手順



イレーズ中にフラッシュ・メモリを読み出すと、プログラム時と同様にデータではなくステータスが読み出されます。 DQ_7 はイレーズ中は"0"になっています。イレーズが完了すると通常どおりのリードになるので、"1"に復帰します。

つまり、リード・データがFFhになったことで、イレーズ完了を知ることができるというわけです。

エラー判定については、Program コマンドと同様に DQ_5 や DQ_6 のステータスで行うことが可能です。

Sector Erase

Am29F010の場合,デバイス内部が16 Kバイトごとの8個のセクタという単位に分割されているということはすでに述べましたが、このセクターつを消去するのがこのコマンドです。チップ・イレーズ・コマンドとまったく同じ5回のシーケンスに続いて書き込まれるデータが10hであった場合、アドレスの上位3ビット $(A_{16} \sim A_{14})$ がセクタ・アドレスとなり、該当するセクタだけを選択的に消去します。

セクタ・イレーズ・コマンドは50 μs 以内の間隔で連続して発行することで、同時に複数のセクタを消去することも可能となっています.

► Erase Suspend/Erase Resume

Am29F010の場合、セクタ単位でイレーズを行うセクタ・イレーズ・コマンドをもっていますが、ホストがイレーズ中以外のセクタへのリードを行いたい場合、セクタ・イレーズ処理を一時的に中断させてデータを読み出すことができるようになっています。このセクタ・イレーズの中断を要求するのがErase Suspendコマンドで、逆にサスペンド状態から復帰させて、セクタ・イレーズを再開させるのがErase Resumeコマンドです。

Erase Suspend コマンドが有効なのはあくまでもセクタ・イレーズ・コマンドの処理中だけで、チップ・イレーズ・コマンドの処理中には受け付けられません.

コマンド処理中にBOhを書き込めば(アドレスは任意)Erase Suspend, サスペンド中に30hを書き込めば(こちらもアドレスは任意)Erase Resumeになります.

● フラッシュ・メモリのステータス

フラッシュメモリのプログラム (データ書き込み) やイレーズは Am29F010A の場合でもそれぞれ 7μ s, $1\sec$ と、通常のアクセスに比べるとかなり長い時間がかかります。またフラッシュ・メモリの場合、旧来の EPROMのように書き込み時間を外部で管理するのではなく、デバイスの内部に自分で書き込みタイミング発生回路をもっているので、CPU側からフラッシュ・メモリの内部動作が完了したかどうかを判定する手段がないと次のコマンドを発行してよいのかどうかわかりません。また、フラッシュ・メモリのセルには書き換え寿命があります。Am29F010A の場合には10万回の書き換え寿命を保証していま

才	ペレーション	フラッシュ ROM のデータ							
動作状態 内部動作		DQ_7	DQ_6	DQ_5	DQ_3				
27 AL 11 5%	内部プログラミング 中	書き込みデータ の反転	リードのたびに 反転	無効					
通常状態	内部イレーズ中	"0"	リードのたびに 反転	"0"	"1"				
イレーズ・	イレーズ中の セクタ・リード	"1"	反転しない	"0"	無効				
サスペンド 状態	イレーズ対象外の セクタ・リード	ROMのデータ	ROMのデータ	ROMのデータ	ROMのデータ				

〈表 2-9〉ステータスの内容

[※] DQ5は内部のイレーズ動作のリトライ上限に達したとき"1"となる(イレーズ・コマンドの異常終了)

すが、「いつかは壊れるもの」と考えるべきでしょう.


これらの問題に対処するため、フラッシュ・メモリが内部動作中にデータ・リードを行うとDQにはステータスが現れるようになっていて、ホストはこれをチェックすることで、デバイスの内部動作が完了したか否かや、異常終了していないかを判断することができます。

このステータスとして一般的なのは DQ_7 に現れる Data # Polling, および DQ_6 の Toggle Bit の二つです。Am29F010A などの場合は,これに加えて DQ_5 に Exceeded Timing Limit, DQ_3 に Sector Erase Timer などのステータスも現れるようになっています。 最近のデバイスではこららも備えたものが一般的ですが,古いデバイスではサポートされていないものもあります。それぞれの動作中の状態は表 2-9 のようになります。次にこれらのステータスについて説明していきましょう。

▶ DQ₇ : Data#Polling

フラッシュ・メモリへのプログラム中は書き込んだデータのDQ7を反転したものが出

〈図 2-34〉 Data#Polling による判定アルゴリズム



力され、またイレーズ中には"0"になります。内部動作が完了すれば、通常のリード・サイクルと同じですから、フラッシュ・メモリ内部のデータ、すなわちプログラム時なら書き込んだデータ、イレーズならFFhが読み出されるので、CPUは書き込んだデータ(イレーズ時にはFFh)と読み出したデータが一致するのを待てば完了を判定できるというしくみです。


▶ DQ₆: ToggleBit

フラッシュ・メモリが内部でプログラム,またはイレーズ動作を行っている間,フラッシュ・メモリをリードしたとき, $ToggleBit(DQ_6)$ はリードのたびに反転するようになっています.内部動作が完了すれば,当然通常のリードと同じですから反転することはなくなります.これによって内部動作が完了したかどうかを知ることができるというわけです.

▶ DQ₅ : Exceed Timing Limits

このビットはAm29F010などにはあるのですが、他社のフラッシュ・メモリではない ものもあるので、それぞれ使用するデータシートで確認してください.

〈図 2-35〉 ToggleBit による判定アルゴリズム



 DQ_5 はフラッシュ・メモリ内部の書き込みカウンタのステータスです。フラッシュ・メモリ内部では1回のライト・パルスでセルに書き込んでいるのではなくて、何度かパルスを与えながらデータが正常に書き込まれたか否かをチェックしています。このパルスが上限回数に達すると、このビットが"1"になります。

このビットは、プログラム・コマンドでデータが"0"のビットを"1"にしようとしたような(たとえば AAh が書き込まれているところに ABh を書き込もうとした)場合にも"1"になります。

タイムアウトしたステータスなのか否かは、 DQ_7 や DQ_6 と組み合わせて判定します。 DQ_7 や DQ_6 がまだ内部動作中のように振る舞っているにも関わらず、このビットが"1"になっていたなら、再度データを読み出し、 DQ_7 や DQ_6 がまだ継続中であるならば、異常終了ということになります。

図2-34に DQ_7 と DQ_5 を使った判定アルゴリズムを、図2-35に DQ_6 と DQ_5 を使った判定アルゴリズムのフローを示します。

エラーとなった場合には、通常のデータ・リードや次のコマンドを受け付け可能な状態 にするためには、リセット・コマンドを発行する必要があります。

▶ DQ₃ : Sector Erase Timer

このビットも Am29F010 などにはありますが、どのメーカのデバイスにも必ずあるというわけではありません。セクタ・イレーズ・コマンド発行後、約50 μ s の間、フラッシュ・メモリ内部ではイレーズ動作は開始されず、次のコマンドを受け付け可能になっています。これは、複数のセクタを同時に消去対象として選択できるようにするのがおもな目的です。

コマンドが受け付け可能な間は DQ_3 が "0", そして内部動作が開始されてコマンドが受け付けられなくなると "1" になります.

第3章

EEPROMの構造と使い方

EEPROMはElectric Erasable Programmable Read Only Memoryの略ですから、意味としては電気的に消去可能なEPROMということになります。フラッシュ・メモリと異なり、EEPROMは1バイト単位での書き換えが行えること、しかもバッテリなどで電源を供給しなくてもデータが消滅しないという大きな特長があるのですが、1バイト単位での消去を実現するためにフラッシュ・メモリほど集積度が上げられません。

たとえば、フラッシュ・メモリは現状(2000年11月現在)でも256 Mビット品というものもありますが、EEPROMは1 Mビットという状況です。このため、フラッシュ・メモリがPCのBIOSなどのファームウェア格納用や、シリコン・ディスクなどのブロック単位でのアクセスを行うものに利用されるのに対して、EEPROMは携帯電話など、比較的小型の機器で細々とした設定情報などをその場で書き換えるような用途で使用されることが多いようです。

3.1 EEPROMの概要

EEPROM は、フラッシュ・メモリと同様のピン配置でパラレルにデータを入出力できるパラレル EEPROM と、8 ピンなどの小さなパッケージで1 ビットずつデータをやりとりするシリアル EEPROM に大きく分けられます。表3-1 に一般的なフラッシュ・メモリ、パラレル EEPROM、シリアル EEPROM の比較を整理しました*1.

パラレルEEPROMは、1バイト単位での書き換えができるという点がフラッシュ・メモリと違う程度で、ほぼ同じように扱うことができます。一般的なマイクロプロセッサを接続してプログラム格納用に使うこともできますが、前述のように容量が上げられないので、1バイト単位での書き換えが必須な用途での利用が主体になるでしょう。

	フラッシュ・メモリ(パラレル)	パラレルEEPROM	シリアルEEPROM
容量	大	tļi	小
パッケージ	大~中	大~中	小
消去単位	チップ全体・またはブロック	1ワードごと	1ワードごと
プログラム単位	1ワード ("1" → "0"方向のみ)	1ワードごと	1ワードごと
プログラム方法	コマンド・シーケンス要	ライト・アクセス動作のみで可	コマンド発行
リード速度	速い	速い	遅い
動作	非同期	非同期	クロック同期
			I ² C: クロック, データ
制御信号	アドレス、データ、チップ	Microwire:クロック,チップ・セレクト,データ	
ር. 🖽 ሐብ ሲብ	7, 1, 7, 9, 9, 9, 9, 9, 9, 9, 9, 9, 9, 9, 9, 9,	- CV/ F, 9 F, 94 F	SPI: クロック, データ IN/OUT, チップ・セレクト ホールド

〈表3-1〉フラッシュ・メモリと EEPROM の比較

一方、シリアルEEPROMのほうは、アドレスやコマンドなども含めて1ビットずつのやりとりになるので、データ転送速度は上げられませんが、アクセスに使うピン数が少なくてすむため、ワンチップ・マイコンのようにI/Oピンが限られているプロセッサとも簡単にインターフェースできます。この特徴を生かしてもっぱら小規模システムでの周辺機器の設定情報を収めたりするほか、FPGAなどの初期化用データを格納しておく目的で利用されることもあります。容量は現状大きなものでも512 K ビット程度までが主流で、小さいほうは他のメモリ・デバイスではほとんど見ることのなくなった1 K ビット未満のものまで現行製品として存在しています。

3.2 シリアルEEPROM

シリアル EEPROMのインターフェースとして一般的なものは、 I^2C (Inter IC

^{*1:}フラッシュ・メモリも電気的に消去可能であるからEEPROMと言うことができる。実際にフラッシュ・メモリのことを「フラッシュEEPROM」と呼ぶこともあるが、フラッシュ・メモリがチップ全体、ないしある程度大きなブロック単位での消去しかできないのに対して、1バイト単位でのリード/ライトが可能なものをEEPROMと呼んで区別することが一般的。EEPROM内部のメモリ・セル構造の考えかたはフラッシュ・メモリと同じであり、消去部分を1バイトごとに選択できるようにしたと考えればよい。

Comunication)バス、Microwire バス、SPI(Serial Peripheral Interface)バスの3種類です。いずれのバスもクロック信号とデータ/制御線を使い、クロック信号はホスト側が制御するようになっています。制御に使う信号は I^2 Cが2本、Microwireが3本、SPIが4本となります。

また、これらのバスはいずれも同一バス上に複数のシリアルEEPROMデバイスを接続することに配慮しています。 I^2C の場合には、ホストから送られてきたデバイス・アドレスとターゲットに設定されたアドレスが比較されて、一致したものがターゲットとなります。

MicrowireやSPIの場合には、伝送用の信号のほかにチップ・セレクト信号をもっていて、ホストがこれをアサートすることでどのデバイスをターゲットとするかを指定します。

次に、実際にこれらのバスに対応したEEPROMのデータシートを元にバス動作を見ていくことにします。ピン互換、機能互換の製品が数多く出ていますが、今回はこれらのなかから、STマイクロエレクトロニクス社の製品を取り上げてみました。

3.3 Microwireバス対応メモリ…M93Cx6


Microwire(ナショナル セミコンダクター)を使用したメモリの実例として M93Cx6シリーズをとりあげてみました.

■ M93Cx6のピン配置

M93Cx6シリーズは8ピンのパッケージで、ピン配置は**図3-1**のようになっています。3本のMicrowireバス信号とデータ幅(16ビット単位にするか8ビット単位にするか)選択のためのORG入力、チップ・セレクト入力になっています。

ORGは通常ダイナミックに変更することはないので、ホストと接続されるのはC, D, QとSの4本となります。図3-2にホストと複数のMircowireメモリの接続例を示します。 次にMicrowireの各信号について簡単に説明しておきましょう。

〈図3-1〉⁽¹³⁾ M93Cx6のピン配置



▶ S (Chip Select Input)

チップ・セレクト入力です。Microwireバスも他のシリアル・バスと同様に複数のメモリ・デバイスを接続できるようになっているので、ホストがどのデバイスをアクセスするのかを、このピンで通知するようにしているわけです。このピンがHレベルのときにM93Cx6はイネーブルとなり、ホストとのやりとりが行われるようになります。

D (Data Input)

Microwire の場合、メモリのデータ入力ピンと出力ピンが分離されています。このピンはホストからターゲット(メモリ)方向のデータ入力ピンです。ターゲットはクロック(C)の立ち上がりエッジでこのデータを内部に取り込みます。

Q (Data Output)

データ出力ピンです。クロック(C)の立ち上がりエッジがくると、ターゲットは新たなデータをQにセットします。


C (Clock)

クロック信号です。Microwireバスの動作は、このクロック信号を基準にして行われます。ライト方向のときには、ホストがDにセットしたデータはクロックの立ち上がりエッジでメモリに取り込まれます。また、リード動作時には、メモリはクロックの立ち上がりエッジがくると次にホストに取り込んで欲しいデータをQにセットします。この動作を図3-3に示します。M93Cx6の最高クロック周波数は1 MHzです。

▶ ORG (Organization)

他のシリアル EEPROM も同じですが、「シリアル」であるのはあくまでも入出力バス

〈図3-2〉 Microwireメモリとホストの接続




であり、リードや書き換えは通常8ビット、ないし16ビットといった、ワード単位でアクセスすることになります。8ビット幅ならば、リード時にはアドレスを与えたら8ビットぶん読み出すことになりますし、書き換え時には8ビットぶんのデータを送らなくてはなりません。

M93Cx6シリーズの場合,ワード・サイズをORGピンで変えられるようになっており、ORGが"H"またはオープンにしてあると16ビット幅となり、指定したアドレスから16ビットずつ入出力を行うようになります。逆に"L"にしていると8ビット幅となり、8ビットずつの入出力となります。


● Mircowireバスのアクセス動作

前述のとおり、Mircowireバスのアクセス動作はクロックの立ち上がりエッジを基準にして行われます。バスの大まかな動きは図3-4のようになっています。クロックの立ち上がり時にS入力が"H"になると、デバイスは選択状態となります。D入力が"H"になるとスタート・ビットとして認識され、動作が開始されます。スタート・ビットにつづく

〈図3-3〉 クロックと D/Q の関係



〈図3-4〉 Microwireバスのアクセス動作例



2ビットはオペレーション・コード、その後にくるのがアドレス・ビットです。アドレス・ビットのビット数は固定ではなく、メモリ容量によって変えています。

いくつかのコマンドはこの2ビットだけで指定できるのですが、それだけでは表現しきれないものについては、つづくアドレス・ビットの一部をコマンドに流用しています。これらのコマンドではアドレス・フィールドの値は実際には2ビットしか使いませんが、READ/WRITEと同じビット数を送る必要があります。

M93Cx6は7種類のコマンドをもっていますが、たとえばM93C06やM93C46のインストラクション (コマンド) フォーマットは表3-2のようになっています。例として、M93C06のリード動作を図3-5、ライト動作を図3-6に、またEWENコマンドの発行例を図3-7に示します。


▶ READ

データ・リード・コマンドは、オペコード "10" につづいてアドレスを指定することで行います。アドレス・ビットが送り終わると、メモリ側からはクロックの立ち上がりエッジに同期してQからデータが順次出力されます。開始直後にはダミーの "0" が1ビット出力されますので、このビットは読み捨てる必要があります。アドレス/データとも MSB側からとなっているところが、EIA-232などのシリアル伝送と異なるところです。

EEPROM内部にはアドレス・レジスタがあり、1バイトをリードすると自動的にアド

(302) 10000000172717771									
	内容	コマンド/データ							
インストラク ション名		スター	オペコード	ORG = L (8ビット幅時)		ORG = H (16ビット幅			
	1.4 1.1	ト・ビット		アドレス・ フィールド値	データ	アドレス・ フィールド値	データ		
READ	メモリからのデータ・ リード	"1"	"10"	$A_6 \sim A_0$	$Q_7 \sim Q_0$	A ₅ ~A ₀	$Q_{15} \sim Q_0$		
WRITE	メモリへのデータ・ ライト	"1"	"01"	$A_6 \sim A_0$	$D_7 \sim D_0$	A ₅ ~A ₀	$D_{15} \sim D_0$		
EWEN	イレーズ/ライト・ イネーブル	"1"	"00"	"11XXXXXXX"		"11XXXXXXX"			
EWDS	イレーズ/ライト・ ディセーブル	"1"	"00"	"00XXXXXX"		"00XXXXXX"			
ERASE	特定番地のイレーズ	"1"	"11"	$A_6 \sim A_0$		A ₆ ~A ₀			
ERAL	チップ全体のイレーズ	"1"	"00"	"10XXXXXX"		"10XXXXXX"			
WRAL	チップ全体への同一 データ・ライト	"1"	"00"	"01XXXXXX"	$D_7 \sim D_0$	"01XXXXXX"	$D_{15} \sim D_0$		

〈表3-2〉(13) M93C06のインストラクション・セット



レスをインクリメントします。リード・コマンド後、Sを "H" に保ったままクロックを与えつづけると、次のアドレスのデータが自動的に出てきますが、このときにはダミーの "0" データは挿入されません。

WRITE

ライト動作も、オペコード "10" につづいてアドレスを指定し、さらに書き込みデータを Dを使って送ります。これらを送り終わったら、必ず次のクロックの立ち上がりエッジでは S(Chipselect) 入力を "L" にして、いったん選択を外さなくてはなりません。デバイスは Sが "L" になったのを見て内部での書き込み動作を始めます。もし Sが "H" になっていると、コマンドは無視されます。

フラッシュ・メモリなどと同じようにコマンドとデータを受け取っても,内部での書き 込み動作はすぐには完了しません.この間Sを "H" にしてデバイスを選択すると,内部 での書き換え動作中はQ出力が "L" になり、完了すると "H" になります.

フラッシュ・メモリの場合,プログラム動作で行えるのはビットを"1"から"0"にする方向だけで,"0"から"1"にするにはイレーズするしかありませんでしたが,EEPROMの場合には通常,WRITEコマンドを発行すると内部で自動的にイレーズ動作が行われるため、WRITREコマンドだけで書き換えを行うことができます.

▶ EWEN (ERASE/WRITE Enable)

オペコードが"00",つづくアドレス・ビットの上位2ビットが"11"のとき、EWEN コマンドとなります。M93Cx6は書き込みや消去動作をイネーブルしたりディセーブルすることができるようになっています。不用意な書き換えを防ぐためのものです。M93Cx6は電源投入後は書き込みやイレーズはディセーブルされているので、書き換えを行いたい場合にはこのコマンドを発行して書き換えをイネーブルする必要があります。

▶ EWDS (ERASE/WRITE Disable)

オペコードが "00", つづくアドレス・ビットの上位 2ビットが "00" のとき, EWDS コマンドとなり, 以後のメモリへの書き換えやイレーズ・コマンドが受け付けられなくなります.

不用意なメモリの書き換えや消去を防ぐため、WRITEコマンドのあとにはこのコマンドを発行しておくことが推奨されています.

► ERASE

オペコードが"11"のとき、つづくアドレス・ビットで指定したアドレスの内容を消去します。WRITEによってすべて"1"のデータを書き込むのと結果としては同じですが、イレーズ・コマンドのほうがデータを送る手間がないぶんだけ簡単です。ちなみに、あとで出てくる I²Cバス対応メモリの場合にはイレーズ・コマンドがないので、消去は FFhを書き込むことになります。

▶ ERAL (Erase All Memory)

オペコードが"00", つづくアドレス・ビットの上位2ビットが"10"のとき, このコマンドとなります。チップ全体の内容をすべて消去します。フラッシュ・メモリのチップ・イレーズ・コマンドと同じです。

▶ WRAL (Write All memory with same Data)

チップ全体を指定したデータで埋め尽くします。データ指定のできるERALといったところでしょう。

3.4 SPIバス・メモリ…M95256

次にSPIバス(モトローラ)を使用したメモリを見ていきましょう。SPIバス対応のシリアルEEPROMとしてM95256を例にとりあげてみました。

● M95256のピン配置

M95256もやはり8ピンのパッケージです. TSSOPの14ピン・パッケージもありますが、6個のピンは未使用となっています. 図3-8にピン配置を示します.

Microwire と同じように \overline{S} (チップ・セレクト)入力でデバイスが選択されること,DとQが分離され,クロック(C)に同期してコマンドやアドレス,データをやりとりするというところも同じですが,伝送の仕様自体はMicrowireよりも改良され,扱いやすくなっています.

Microwire と比較して大きく変わったのは次の点です.

(1) チップ・セレクト・ピンの論理変更

Microwireではチップ・セレクトは "H" アクティブでしたが、SPIでは一般的な "L" アクティブに変更されました。


(2) HOLD ピンの追加

Microwireでは、メモリ・デバイス側は必ずホストの伝送クロック・スピードに追従できなくてはなりませんでしたが、SPIでは \overline{HOLD} ピンが追加され、ホストに対してウェイトをかけることができるようになっています。最高クロック周波数がM93Cx6の1 MHz から5 MHz に引き上げられているということも、 \overline{HOLD} ピンを追加した理由でしょう。

(3) インストラクション・コードの8ビット化

SPIのインストラクション・コードに相当する Microwire のオペレーション・コードは 2ビットしかなく、これで表現できる4命令では足りなくなったことから、アドレス・ビットのほうまで命令コードにするといった変則的な方法をとっていました。SPIではインストラクション・コードを8ビットにして、こうした変則的な方法をとらないで済むよう

〈図3-8〉⁽¹⁴⁾ SPIバス対応メモリ M95256の ピン配置



になっています.

(4) ステータス・レジスタの追加

Microwireの場合、メモリ側からのステータスと呼べるのは書き換えやイレーズのときのQの状態だけで、レディ/ビジーがわかる程度でした。SPIではデバイス内部にステータス・レジスタを用意して、チップのステータスやソフトウェアによるプロテクション機能などを統一して扱えるようになっています。

(5) コマンドの整理

EEPROMでは使用頻度の低いと思われるイレーズ系のコマンドやWRALコマンドなど は削除され、代わりにステータス・レジスタのリード/ライト・コマンドが追加されてい ます。

(6) W (Write Protect) ピンの追加

SPIの場合は、ソフトウェアによるライト・プロテクト機能だけではなく、ハードウェアによるライト・プロテクト機能も追加されました。


● SPIバス対応メモリの動作

SPIバスの動き自体は Microwire とそれほど大きく変わりません。図3-9に M95256のメモリ・リード・サイクルを示します。リード命令のインストラクション・コードは "00000011" ですが,これが送られたあと,16 ビットのアドレスが上位ビットから順次送られ,これを受け取るとメモリからデータが Qに出力されます。 M95256 の場合は容量が 256 K ビット,すなわち 32 K バイトなので, A_{15} は無視されますが,アドレスとしては 16 ビットぶんを送る必要があります。 Microwire と同じようにアドレス/データとも上位ビットから送られることに注意が必要です。

また、ライト方向は図3-10のようになります。8ビットのインストラクションにつづいて、16ビットのアドレス、8ビットのデータを連続して送ります。このあとは、EEPROM内部での書き換え動作がスタートすることになります。

図では1バイトのみの書き換え動作ですが、M95256の内部は64バイトごとにページという単位に分割されていて、1ページ内のデータをまとめて書き換えることができるようになっています。また、M95256内部にもアドレス・カウンタがあり、ライト後に自動インクリメントするようになっているので、ここで \overline{S} をアサートしたまま連続して複数バイトのデータを送ることで、最大64バイト(1ページぶん)のデータを一度に書き換えることも可能です。

ステータス・レジスタのリード/ライトも、アドレスを与えないこと以外はメモリのリ



ード/ライトと同じです。ステータス・レジスタの場合、連続してリードすると新しいステータスが次々に読み出されます。WRITEコマンドを発行したあと、他のSPIメモリにアクセスする必要がない場合には、Sをアサートしたままステータス・レジスタを読みつづけることで、毎回ステータス・レジスタ・リードのインストラクションを発行しないで済むので楽といえるでしょう。

● インストラクション・セット

M95256のもつインストラクションは表3-3に示す6種類です。メモリ・セルへのリード/ライトに絡むのはREADとWRITEのみで、Microwireにあったようなイレーズなどのコマンドは削除されていることがわかります。

RDSR(Read Status Register)/WRSR(Write Status Register)がそれぞれステータス・レジスタのリード/ライトを行うもの、WREN(Set Write Enable Latch)/WRDI(Reset Write Enable Latch)はそれぞれデバイスの書き込みの禁止/許可を行うもので、このコマンドで設定した状態がステータス・レジスタのWEL(Write Enable Latch)ビットに反映されます。

■ ステータス・レジスタ

M95256のステータス・レジスタのビット配置は図3-11のようになっています. このう

インストラクション名	内 容	インストラクション・コード
WREN	ライト・イネーブル・ラッチのセット	"00000110"
WRDI	ライト・イネーブル・ラッチのリセット	"00000100"
RDSR	ステータス・レジスタ・リード	"00000101"
WRSR	ステータス・レジスタ・ライト	"00000001"
READ	データ・リード	"00000011"
WRITE	データ・ライト	"00000010"

〈表 3-3〉⁽¹⁴⁾ M95256のインストラクション・セット

〈図3-11〉(14) M95256のステータス・レジスタ



※:SRWD, BP1, BP0はリード/ライト可※:WEL, WIPはリードのみ(ライト不可)

ち、WELとWIPはリードのみで書き換えることはできませんが、ほかのビットは書き換え可能です。次にそれぞれのビットを簡単に説明しておきましょう。

▶ SRWD (Status Register Write Disable)

ステータス・レジスタの更新制御を行います. このビットが "0" になっており, さらに WEL ビットが (WREN 命令によって) セットされていると, ステータス・レジスタの書き換えが行えます.

このビットが"1"になっているときの動作は \overline{W} ピンの状態に依存します。 \overline{W} が"H"ならば、やはりWELビットが(WREN命令によって)セットされていればステータス・レジスタの更新が行えますが、 \overline{W} が"L"になっているとステータス・レジスタの更新が行えなくなります。

▶ BP1/BP0 (Block Protect)

M95256では、BP1とBP0の2ビットによって、書き込み保護領域と許可領域を決める

〈表3-4〉(14)	
M95256のBPビッ	トの割り付け

BP1	BP0	プロテクト領域	アドレス領域
0	0	なし	なし
0	1	上位1/4	6000h~7FFFh
1	0	上位1/2	$4000h \sim 7FFFh$
1	1	全体	$0000h \sim 7FFFh$

ことができるようになっています.この関係を表3-4に示します.

この領域設定でプロテクトされている領域へのWRITEコマンドは無視されます. プロテクトされていない領域については、次に説明するWELビットが"1"になっているときだけ書き込みが行えます.

BPビットの変更はステータス・レジスタの書き換えで行うしかないので、先ほどの SRWD ビットの機能で、ステータス・レジスタの更新がデバイスへのプロテクション機能としても働くわけです.

▶ WEL (Write Enable Latch)

リード・オンリ (読み出し専用) ビットです。このビットが"1"になっているときにステータス・レジスタへの書き込みが、また、このビットが"1"でしかも BPビットによるプロテクションがかかっていないときだけメモリ・セルへの書き込みが行えるようになります。このビットは電源投入後、自動的に"0"になります。

このビットが"1"になるのは、WRENコマンドを発行したときです.動作中に"0"になるのは、

- (1) WRDIコマンド完了
- (2) WRSR コマンド完了
- (3) WRITEコマンド完了

という3条件があります. つまり、WRENで書き込みイネーブルにしたあと、ステータス・レジスタやメモリ・セルへの書き込み動作を行うと自動的に書き込み禁止状態に復帰するというわけです.

ただし、先にも触れたとおり、SRWDが"1"でしかも \overline{W} 入力が"L"という条件が揃ってM95256がハードウェア・プロテクション・モードになってしまったときは、ソフトウェアでいくらコントロールしても(WRENコマンドを発行しても)、書き込みイネーブルになりませんし、ステータス・レジスタの更新も行えません。ここから復旧するには \overline{W} ピンを"H"にするしかありません。

▶ WIP (Write In Progress)

フラッシュ・メモリや Microwire 対応の EEPROM などと同じように WRITE コマンド 発行後、セルへの書き込み動作が完了するまで相当の時間がかかります。このため、ホスト側からチップ内部の書き込み処理が完了したかどうかを確認するために設けられたのが WIP ビットです。 WIP ビットが "1" のときにはチップ内部での書き換え動作が進行中ですので、ホストは READ や WRITE コマンドなどを発行することはできません。

3.5 I²Cバス対応メモリ…M24Cxx

 I^2 CバスはPhilipsが提唱した2線式のシンプルなインターフェースです。EEPROMだけではなく、LCDドライバやRAM、I/Oポートなどへの応用も考えられたもので、バス上に複数のスレーブが接続できるだけでなく、マルチマスタにも対応しているので、バス上に複数のホストがいてバスを共有することも可能となっています。バス・スピードはVersion1.0で定義されたスタンダード・モード(最高クロック I00 kHz まで)、ファスト・モード(I00 kHz まで)に加えて、I1998年の I1998年の I20ではI3.4 Mbps まで引き上げられました。例に取り上げたI1920年の I20ではI3.4 Mbps まで引き上げられました。例に取り上げたI1920年の I20ではI3.4 Mbps まで引き上げられました。のに取り上げたI1920年のI20ではI3.4 Mbps まで引き上げられました。例に取り上げたI1920年のI100をはI10ので、I10のではI10ので、I10のではI10のではI10ので、I10のではI10のではI10ので、I10のではI10のでI10のでI10のでI10のでI10のでI10のでI10のでI10のでI10のでI10のでI10のでI1

 I^2C バスではデータの転送単位は8ビットです。8ビットのデータを送ったあとに受信した側からの1ビットのステータス (ACK/NoACK)が送られてくるので、合計9クロック・サイクルで1伝送単位となります。

I²Cバスの伝送のおおまかな流れは図3-12のようになります。I²Cバスでは、スタート・コンディションからストップ・コンディションまでが一つの伝送動作の単位となります。スタート/ストップ・コンディションは通常のデータ転送中には現れないようなバス動作のパターンにすることで、バス上の他のデバイスが伝送中のデータによって誤動作することを防いでいます。

スタート・コンディションにつづく伝送開始後の先頭バイトのフォーマットは表3-5の

(図3-12) I²Cバスのデータ伝送の流れ (bit7) (bit0) (bit0) (bit7) (bit7) (bit0) START スレープ・アドレス R/W ACK データ(8ピット) ACK データ(8ピット) ACK STOP 8ピット データ転送(複数パイト可)

(M24Cxx ではこう使用している)

		スレー	ープ・ア	ドレス			R/W	意味	
bit7	bit6	bit5	bit4	bit3	bit2	bit1	bit0		
0	0	0	0	0	0	0	0	General Call Address	
0	0	0	0	0	0	0	1	START byte	
0	0	0	0	0	0	1	X	CBUS address	
0	0	0	0	0	1	0	X	Reserved for different bus format	
0	0	0	0	0	1	1	X	Reserved for future purposes	
0	0	0	0	1	X	X	X	Hs-mode master code	
1	1	1	1	1	X	X	X	Reserved for future purposes	
1	1	1	1	0	X	X	X	10-bit Slave addressing	

〈表3-5〉I²Cの先頭バイトのフォーマット

ようになっています。最下位ビットがリード/ライト・オペレーションの区別で、上位7ビットは規格上は "Slave Address" という名称のフィールドになっています。名称からすると、ここでバス上のスレーブ番号 $(0\sim127)$ を指定しようとしたのではないかと思われますが、現実にはこのフィールドはターゲットの種別も含めて指定するものとなってい

 E_0

R/W

 E_1

 E_2

M24C01 などでは表にも示したとおり、アドレス・フィールドの上位 4 ビット(ビット7~4)が "1010" のときにターゲットとなるようにして、つづく 3 ビットをデバイス番号として使用するようにしています。

 I^2C バスの詳細についてはPhilipsのホームページ(http://www.philips.com)からダウンロードできるようになっていますので、詳細はそちらを見ていただくことにして、ここではM24Cxxシリーズでの利用方法に限定して見ていくことにします。

以下、特に断わりのないかぎり、 I^2 CバスといったときにはM24Cxx シリーズでの利用 方法に限定します。

● I²CバスとシリアルEEPROM

1

ます。


1

0

0

I²Cバスではデータをシリアル伝送でやりとりしますが、データをリード/ライトする単位は8ビットです。メモリ内の特定のビットだけを指定して読み出したり、書き換えるということはできず、あくまでも8ビット単位でアクセスすることになります。

M24Cxxとホストの接続例を図3-13に、伝送フォーマットの簡単な例を図3-14に示します、 I^2C 対応 EEPROM ではアドレス8ビット(256バイト; 2 K ビット)までのメモリを




〈図3-14〉I2Cバスのメモリ・アクセス動作例



最大8個まで接続できるように考えられていて、 I^2 Cバス規格準拠の先頭バイトのビット0でリードかライトかの区別を、ビット $1\sim4$ でデバイス番号を指定します。これによって以降のデータを受信するデバイスが指定されるわけです。つづく2バイト目がメモリ・アドレスで、3バイト目以降がデータとなります。

アドレスが8ビット(256バイト; 2 K ビット),接続できるデバイスが8個までですから,バス上の最大メモリ空間は16 K ビットとなります.これでは容量不足であるというケースが増えてきたため,アドレス・フィールドを2 バイトにして,64 K バイト(512 K ビット)のメモリを最大8個まで接続できるようにした拡張 I^2 C バスが作成され,16 K ビットを越える容量の EEPROM で一般的に使われています.最大メモリ空間は512 K バイトまでとなったので, I^2 C の伝送能力から考えるとこの程度で充分というところでしょう.

〈図3-15〉⁽¹⁵⁾ M24Cxxのピン配置



次に、標準的な I^2 Cバス用メモリとして、 $M24C01 \sim M24C16$ (STマイクロエレクトロニクス)を、拡張 I^2 Cバス用メモリとして M24C64(同)を例にして具体的に見ていくことにしましょう。

■ I²Cバス用メモリM24C01~M24C16

M24C01, M24C02, M24C04, M24C08, M24C16といったものがありますが、ピン配置はいずれも同一で、図3-15のようになっています。 I^2C バスの動作について説明するまえに、これらのピンについて簡単に説明しておきましょう。

V_{CC}/V_{SS}

電源ピンです. V_{SS} が基準電位 (0 V)です. V_{CC} 電圧は $+5 \text{ V}(4.5 \sim 5.5 \text{ V})$ 品だけでなく, $2.5 \sim 5.5 \text{ V}$ のものや、さらに低電圧動作可能な $1.8 \sim 3.6 \text{ V}$ というものもあります.

▶ SCL (Serial Clock)

クロック入力ピンです。クロックといっても特に定周期である必要はないので、ホストからのデータ・ストローブ信号と思ってもよいでしょう。このクロック信号とSDA信号を使って、ホストがアドレスを与えたり、データのリード/ライトを行うことになります。

▶ SDA (Serial Data Input/Output)

アドレスやデータのやりとりを行うためのピンで,双方向で利用されます.M24C01側の出力はオープン・ドレイン出力ですので,プルアップ抵抗が必要となります.

ightharpoonup $E_0/E_1/E_2$ (Chip Enable Input)

M24Cxxのマニュアルではチップ・イネーブルとなっていますが、バス上のデバイス番号といったほうがわかりやすいので、ここではデバイス番号と呼ぶことにします。前述のように I^2C バスでは最大256バイト $(2\,K\, \text{E'}\, \text{y}\, \text{h})$ のメモリを8個まで接続できるようにしていて、ホストはアクセスするデバイス番号やアドレスを I^2C バス経由で送り出します。 I^2C バス上のデバイスは、ホストが送ってきたデバイス番号と $E_0/E_1/E_2$ ピンで与えられた値を比較して、一致すれば自分が選択されたとわかるわけです。

I²Cバスでは1デバイス番号あたりの領域が256バイトまでとなるので、これよりも容

量の大きなデバイスではデバイス番号もアドレスとして使い、連続した領域を1デバイスで専有する格好になります。つまり、ホストからは256バイトのデバイスが複数あるように見せかけることになります。

たとえば、 $24C04(4\,\mathrm{K\,E'y\,h})$ では E_0 が無効となります。 E_1 = "L"、 E_2 = "H"と設定すれば、デバイス番号の4番と5番を1個の24C04で専有することになります。24C16になると容量は $16\,\mathrm{K\,E'y\,h}$ ですから、1 個で I^2 Cバスの空間をすべて占拠することになりますので、 $E_0 \sim E_2$ ピンは意味をもちません。

● I²Cバスの基本動作

 I^2 CバスにはSCL(クロック)と $SDA(\widetilde{r}-9)$ の2本の信号しかありません。単純なシリアル伝送にすると、なんらかの要因でビットずれなどが起きると、バス上を流れているのがデータなのかアドレス情報なのかの区別がつかなくなる可能性があります。簡単なのはバスとは独立したリセット信号を付けてしまって、ホストがこれを制御するという方法です。しかし、 I^2 C はあくまでも2線ですべてを行わせるようにするため、 $\widetilde{r}-9$ 転送時は常にSCLが"L"のときに次のデータをセットすることとし、SDAが変化したときにSCLが"H"であったなら、一連の動作のスタート/ストップとして解釈するようにしています。

▶ スタート・コンディション

一連の動作の開始を示すものです。図3-16にスタート・コンディションと、それにつづくデータ転送の開始の動作を示します。 I^2 Cバスのアイドル状態ではSDA、SCLともプルアップ抵抗によってHレベルになっています。ここで、SCLを "H" のまま SDA を "L" にすると、スタート・コマンドとなります。


この状態はアドレスやデータの送受信では現れないので、途中で何らかの異常が起きても、この状態を検出して内部のステート・マシンを初期化すれば、復旧させることができるというわけです。

▶ ストップ・コンディション


一連の動作の最後にくるのがストップ・コンディションです.ストップ・コンディションは図3-17のようになります.SCLが "H" のときにSDAが "L" から "H" になるとストップ・コンディションとなり,ホストとデバイスの間のコミュニケーションは停止し,デバイスはアイドル状態に復帰します.ライト動作時のストップ・コンディションはEEPROMの内部セルへの書き込み動作開始の指示となります.

ストップのまえに送られているデータは ACK/NoACK のステータス・ビットで、ACK

〈図3-16〉 I²Cバスのスタート・ コンディション



〈図3-17〉 I²Cバスのストップ・ コンディション




なら"L"になるのですが、何らかのエラーが起きたときにはNoACKを示す"H"になります。リード時の最終バイトではホストはNoACKをデバイスに返すことになっていますから、SDAが"H"になっています。これではストップ・コンディションに必要なSDAの立ち上がりエッジをつくることができないので、ストップの直前にダミーの"0"データを入れることで対処します。

最終データの ACK/NoACK のあとにホストが,

- ① SCLを "L" にする
- ② SDA を "L" にする
- ③ SCLを "H" にする(ダミー・データ送出)
- ④ SDAを "H" にする(ストップ・コンディション) という手順を踏むことで、ストップ・コンディションを作り出すわけです。

▶ データ転送

データ転送の動きを図3-18に示します。スタート/ストップ・コンディションを除く、アドレス指定なども含めたデータ転送時に、SDAを変化させることができるのはSCL =



"L" のときだけです。したがって、バス動作としては、

- ① SCLを "L" にする
- ② SDA にデータをセットする(ホストまたはデバイス)
- ③ SCLを "H" にする

というステップで行われることになります。データ・リード時は、ホストはSCLを"H"に戻すまえにデータを読むことになります。

● ライト動作の流れ

 I^2C バスでは、8ビット + ACK/NoACKの計9ビットを単位として伝送動作を行っています。送出はビット7(MSB)側から行われます。一般的なシリアル・ポート (PCのCOMポートなど)ではビット0(LSB)側から送出されるのですが、 I^2C では逆になっていることに注意が必要です。8ビットのデータなりコマンドなりを受け取った側が次の1クロックで出力するのがACK/NoACKビットで、"L" ならACK、"H" ならNoACKということになります。


ライト動作は特定の1番地だけを書き換えるシングル・ライトと、16バイト・バウンダリ内の連続したアドレス領域(ページ)をまとめて書き換えるページ・ライトの二通りがあります。それぞれのライト動作チャートを図3-19に示します。

▶ バイト・ライト

任意のアドレス(8ビット)を指定してデータを書き込むものです.

先頭バイトのDEVSELは先に説明した先頭データのフォーマットのとおりで、ビット7~4は"1010"の固定パターンで、ビット $1\sim3$ でデバイス番号を、ビット0でリード動作("1")なのかライト動作("0")なのかを指定します。

メモリがライト・プロテクトされている $(\overline{WC}$ ピンが "H" になっているなど)ような場合にはアドレスを受け取るところまではACKが返りますが、それ以降のデータ転送に対してはNoACKが返ります。



〈図3-19〉(15) I²Cメモリのバイト・ライトとページ・ライト

データを送り終わり、ホストからのストップ・コンディションが検出されると、 EEPROM内部での書き込み動作が始まります.書き込みが完了するまでの時間は、デー タシート上では+5V動作品で5ms, そのほかでは10ms程度となっています.

EEPROM 内部での書き換えサイクルが進行中は、次のコマンドを送っても No ACK が 返ってくるので、これを利用して内部の動作が完了したかを知ることが可能です.

▶ ページ・ライト

動作自体はバイト・ライトと同じです。アクセスしたあとでアドレスが自動的にインク リメントされているため、1ページ(16バイト)以内のデータを次々に送ることができます. 実際のメモリ・セルへの書き込みは、バイト・ライトと同様にストップ・コンディション が検出されたあとに行われるので、完了するまで待ってから次の動作に移ることになりま す。

● リード動作の流れ

M24Cxxのリード動作モードとそれぞれのモードの動作の流れは図3-20, および図3-21のようになります.

▶ カレント・アドレス・リード

EEPROM 内部ではカレント・アドレスを保持するレジスタをもっています。 カレン ト・アドレスのデータを読むときには、アドレスを指定する必要がありません。単純にリ ード・コマンドを与えればデータが出てきます。リード完了後には内部に保持しているカ レント・アドレスは自動的にインクリメントされるようになっています.

データ・リード後の ACK/No ACK はホストが返すのですが、必ず No ACK を返すよう にします.

▶ ランダム・アドレス・リード


ランダム・アドレス・リードは、ホスト側から任意のアドレスを指定して読み出しを行うものです。リード・コマンドを与えるとカレント・アドレスが読めてしまうので、アドレス設定にはライト・コマンドを使用します。バイト・ライトのときと同じように1バイト目のデータにつづいてアドレスを与えます。ここで、データを送出するとライトになってしまうのですが、ここでスタート・コンディションにして、ライト動作に移るのを取り消してリード・コマンドを発行すると、事前に設定したアドレスからデータが出てくるという仕掛けです。

このとき DEVSEL データ (上位 7 ビットのデータ) は最初のライト・コマンドで送ったのと同じ値を設定しなくてはなりません。

▶ シーケンシャル・カレント・リード

カレント・アドレス・リードのあと、ホストがACKを返すとこのモードになり、デバイスは次のアドレスのデータを用意してきます。ホストはこれを引き取ります。読み出した最終アドレスに達したらNoACKを返して、デバイスに最終データであることを通知し

〈図3-20〉(15) I²Cメモリのリード動作(1)



ダミー・ライトでアドレスを指定する



ます.

▶ シーケンシャル・ランダム・リード

任意のアドレスを指定してそこから連続してデータを読み出したいときに、このモード を利用します。カレント・リードに対するシーケンシャル・カレント・リードと同じよう なものと思えばよいでしょう。

ランダム・アドレス・リードと同様にリードを行い、データを受け取ったあとにACKで応答すると、デバイスは次のアドレスのデータを用意します。最終データでNoACKを返すと、データ転送の終了になります。

● 拡張I²Cバス用メモリ

前述のように、アドレスが8ビットで不足することから導入されたのが拡張 Γ^2 Cと呼ばれるものです。アドレス指定が2バイトになるほかは、まったく同じように扱うことができます。図3-22にライト時の、図3-23にリード時の動作を示します。アドレスは上位 $(A_{15} \sim A_8)$ 、下位 $(A_7 \sim A_0)$ の順に送出します。

■ M24C64のタイミング

M24C64のタイミング図を図3-24と表3-6に示します。I²Cバスの場合,信号線は2本しかありませんし、基本的にクロック信号であるSCLを基準として動作しますので、クロックの立ち上がり/立ち下がりエッジからの規定が大半です。表にもあるように細々した規定は多いのですが、大事なところだけ一覧していくことにしましょう。

▶ クロックの規定

クロックに関しては t_{CHCL} (クロックがHレベルの期間)と t_{CLCH} (クロックがLレベルの期間),そして図には出てきませんが t_C (クロック周波数), t_{CH1CH2} (クロックの立ち上がり時間), t_{CL1CL2} (クロックの立ち下がり時間)の五つが大きな制約事項といえるでしょう。 t_{CLCH} は $1.3~\mu s$, t_{CHCL} は最小600~n s, f_C は最高400~k Hzとなっています。400~k Hzということはデューティを50~%とすればLレベル/Hレベル期間がそれぞれ $1.25~\mu s$ ですから,400~k Hz目一杯まで転送速度を引き上げるなら,デューティは50~%にせず,Lレベル期間を少し長めにしてHレベル期間は少な目にするといった細工が必要でしょう。1SA バスの $1.25~\mu s$ というサイクルだけで $1.25~\mu s$ の。 $1.25~\mu s$ の の。 $1.25~\mu s$

クロックの立ち下がりはさすがに300 nsもの時間がかかることはまずないのでよいのですが、立ち上がりはオープン・ドレイン出力で行っているとプルアップ抵抗と配線容量


〈図3-22〉(16) 拡張 I2C メモリのライト動作



〈図3-23〉(16) 拡張I2Cメモリのリード動作



〈図3-24〉⁽¹⁶⁾ M24C64のタイミング図



シンボル	意味	min	max	単位
t _{CH1} CH2	SCL (クロック) 立ち上がり時間		300	
t _{CL1CL2}	SCL立ち下がり時間		300	
t _{DH1} DH2	SDA立ち上がり時間	20	300	
t _{DL1DL2}	SDA立ち下がり時間	20	300	
t _{CHDX}	SCL立ち上がりからSDA入力変化まで	600		
t _{CHCL}	SCL "H" レベル期間	600		
tDLCL	SDA入力立ち下がりからSCL "L" まで (START時)	600		
tCLDX	SCL立ち上がりからSDA入力変化まで	0		ns
tCLCH	SCL "L" レベル期間	1300		
t_{DXCX}	入力変化からクロック変化まで	100		
t_{CHDH}	SCLの立ち上がりからSDA入力 "H" まで (STOP時)	600		
t _{DHDL}	SDA の立ち上がりから、次の立ち下がりまで (バス・フリー期間)	1300		
†CLQV	SCLの立ち下がりからSCA出力制定まで	200	900	
t_{CLQX}	SCL立ち下がりからSDA出力ホールド時間	200		
f_c	SCL周波数		400	kHz
t _W	書き込み動作時間		10	ms

〈表3-6〉(16) M24C64のACタイミング規定

の問題が出てきます。プルアップ抵抗の選定については、 I^2C バスの規格書にも説明が出ていますが、消費電力を減らすにはきちんとした計算と波形観測結果をつき合わせて決定すべきでしょう。

▶ SDA (入力) セットアップ

データ転送中、SDA はクロックの立ち上がりエッジで取り込まれます。このため、クロックの立ち上がりエッジに先行してSDA が制定していなくてはなりません。この時間がtrackで100 ns となっています。

▶ SDA (入力) ホールド

 I^2C バスでは、SCLが"H"のときにSDAが変化すると、スタート・コンディションやストップ・コンディションとなってしまうので、データ転送中にSDAの状態を変化させられるのは、SCLが"L"の期間にかぎられています。このため、SCLの立ち下がりまではSDAの状態を保持しておいて、SCLが"L"になったあとにSDAを変化させることになります。

この保持しつづける時間がホールド・タイムです。 t_{CLDX} というシンボルで, $0~\mu s$ となっているので,マイナスにならないようにすればよいということがわかります.

▶ スタート・コンディション規定

スタート・コンディションはSCLが "H" になっているときにSCLを "L" にするので、

- (1) SCLを "H" にしてから SDA を "L" にするまでの期間 (t_{CHDX})
- (2) SDA を "L" にしてから SCL を "L" にするまでの期間 (tDLCL)

の二つに注意が必要です。いずれも 600 ns となっているので、ISA バスの1アクセス1 μ s 弱と比べれば充分短いといえるでしょう。

▶ ストップ・コンディション規定

ストップ・コンディションも, スタート・コンディションと同様の規定のチェックが必要です.

- (1) SCLを "H" にしてからSDAを "H" にするまでの期間(t_{CHDH})
- (2) SDAを "H" にしてから SDAを "L" にして新たなスタート・コンディションを生成するまでの期間 (t_{DHDL})

の二つで、それぞれ 600 ns、 $1.3~\mu s$ となっています。データ転送などでは、SDAと SCLを交互に操作するので $2~\mu s$ 弱の時間がかかるのですが、ストップからスタートまでは SDA だけの操作が連続するので $1.3~\mu s$ という規定を満たせなくなる可能性があります。このため、SDAを "H"にしたあとにダミーのI/Oアクセスなどで時間を稼ぐ必要があるといえるでしょう。同じデータを 2 度書きすることで時間を稼ぐこともできます。

▶ データ・アクセス・タイム/ホールド・タイム

リード時、EEPROMのデータはSCLの立ち下がりを捉えて出力されはじめます。このときまでSDA上には前回のデータがホールドされているのですが、このデータが保証されなくなるまでの時間が t_{CLQX} 、新たなデータが制定されることが保証されるまでの時間が t_{CLQX} です。 t_{CLQX} は最小200 ns, t_{CLQY} は最小200 ns,最大900 nsですから,SCLを"L"にしてから,ISAバスなどのI/Oリード・サイクルでデータを読み出すまでの期間としてはやや厳しい感じなので,間にダミーのサイクルを挟んだほうがよいといえます。

3.6 パラレル EEPROM

パラレル EEPROM の例としてSTマイクロエレクトロニクスの $1\,\mathrm{M}$ ビット EEPROM である, $\mathrm{M}28010\,\mathrm{e}$ 取り上げてみます. DIP タイプのピン配置は図3-25 のようになっています. AMD のフラッシュ・メモリと信号名の付けかたは異なっていますが, DU は NC 、 W は $\mathrm{\overline{WE}}$, $\mathrm{\overline{G}}$ は $\mathrm{\overline{OE}}$, $\mathrm{\overline{E}}$ は $\mathrm{\overline{CE}}$ と同じですので,ピン配置自体は互換であることがわかります.パラレル EEPROM の内部もフラッシュ・メモリと同様に,書き換えのための高電圧を

得るための昇圧回路や、内部セルへの書き込み制御回路が存在します。書き込みは任意の アドレスに対して可能ですが、フラッシュ・メモリと同様に、CPU側から書き込みを行 ったあと、内部の書き換え動作が完了するまでにはそれなりに時間がかかります。したが って、フラッシュ・メモリと同様に、書き換え中にデータ・リードをかけるとステータス が読み出されるようになっており、これによって書き換えが完了したか否かを判定するこ とができます.また、同一ページへの書き込みをまとめて処理できる点も同じです.


フラッシュ・メモリとの大きな違いは,

- (1) 書き込み動作は単純にライトすればよい
- (2) ライト・プロテクション機能が特別な電圧制御なしに利用可能 という2点でしょう。

フラッシュ・メモリの場合、書き込みは任意アドレスに対してできるとはいうものの、 書き込みを行うためには複数回のコマンド・シーケンスを発行しなくてはなりませんでし た、これに対して、EEPROMはプロテクションがかかっていなければ任意のアドレスに 対して単純にライト動作を行えば、そのアドレスに対する書き込み動作となります.

ただ、このように簡単に書き込みが行えるということは、逆にいえば何らかの電気的な

〈図3-25〉(17) M28010のピン配置



DU: Don't Used

異常で誤って書き換えられてしまう危険性もあるということになります. このため EEPROMではライト・プロテクション機能をもたせて, 不用意な書き換えを防ぐことが できるようにしています.

● M28010の信号

M28010の動作について見ていくまえに、各信号について簡単に説明しておきましょう.

- ▶ $A_0 \sim A_{16}$ (Address Input) アドレス・バスです. 書き込み/読み出しを行うアドレスをこれらのピンで指定します.
- ▶ $DQ_0 \sim DQ_7$ (Data Input/Output)

双方向データ・バスです。データ・リード時は \overline{E} と \overline{G} がともにアサートされるとこれらのピンにデータが出力され、ライト時にはあらかじめこれらにデータをセットした状態で \overline{E} と \overline{W} をともにアサートするとデータがメモリにラッチされます。

▶ E (Chip Enable)

チップ・セレクト信号です.このピンがアサートされていないときは、 \overline{W} や \overline{G} などは無視されます.

▶ W (Write Enable)

データの書き込みやホストがコマンドを与えるときに、 \overline{E} 信号とともにアサートします。 \overline{E} と \overline{W} がともにアサートされたあと、どちらかがネゲートされたときにデータが内部に取り込まれます。

▶ G (Output Enable)

データ出力イネーブル・ピンで、メモリ・リードやライト後のステータス・リード時に Eとともにアサートします.

● 基本的なアクセス動作

M28010の基本的なアクセスはフラッシュ・メモリとまったく同じで、デバイスへのリード・オペレーション、およびライト・オペレーションの2種類しかありません。イレーズやプロテクションなどは、ライト・オペレーションで一連のコマンド・シーケンスを発行することで行います。

▶ リード・オペレーション

EEPROMのリード動作は図3-26のようになります。注意事項はフラッシュ・メモリとほとんど同じですので、そちらを参考にしてください。アドレスを与え、 $E \succeq G$ をアサートして一定時間待つとデータが出てくるので、ホストはこれを引き取り、E、Gをネゲートしてアクセス・サイクルを完了させます。

シリアルEEPROMのように、クロックに同期して動いているわけではないので、データシートのアクセス時間などを参考にして、データが確実に制定されたと思われる時間だけ経過してからホストのデータ・リードが行われるように設計しなくてはなりません。ISAバスのように低速なバスならばあまり気にしなくてもよいのですが、最近のプロセッサのように外部バス動作が速いと外部でCPUにウェイトをかける回路を付けるなどして、タイミングを調整する必要があります。

▶ ライト・オペレーション

EEPROMのライト動作もフラッシュ・メモリと同様に、 \overline{W} 信号制御で行う方法(\overline{W} コントロールド・ライト)と \overline{E} の制御で行う方法(\overline{E} コントロールド・ライト)の2通りがあります。それぞれの動作を簡単に示したのが図3-27と図3-28です。

いずれの場合も、E、 \overline{W} のうち遅くアサートされた側の立ち下がりエッジでアドレスが取り込まれ、どちらか早いほうのネゲートの立ち上がりエッジでデータが取り込まれます。

● EEPROMの書き込み動作とコマンド


EEPROMの書き込み動作は、基本的にはフラッシュ・メモリのような特殊なシーケンスを踏むこともなく行われるので、ライト・オペレーションを行ったあと、一定時間がたてばメモリ・セルの内容が書き込んだデータで更新されます。簡単に使うならこのことだけ知っておけば充分でしょう。


ただ、書き換え時間がそれなりにかかることやプロテクションなどの機能の実現のために、現在のEEPROMでは少々細工が施されています。次にこれらを含めて見ていくことにしましょう。

▶ ページ・ライト

シリアルEEPROMと同様に、M28010も同一ページ内のデータを一度に書き換えるこ

〈図3-26〉 EEPROMのリード動作





とができるようになっています。1ページのサイズはM28010の場合は128バイトなので、 A_7 よりも上のアドレスが変化しない範囲ならば一度に変更できることになります。ページ・ライトの動作を図3-29に示します。


書き込みアドレスがメモ リにラッチされる 有効

書き込みデータがメモリ に取り込まれる

DQ₀~DQ₇

ページ・ライトの最終書き込みの完了をEEPROMに明示的に与えることはありません。EEPROM側では、ホストからの書き込み動作のタイムアウトを監視しており、一定期間以内にライト動作が行われなくなると内部のセルの書き換え動作を開始してよいものと判断して書き換え動作をスタートさせます。この時間はデータシートでは t_{WLQ5H} というシンボルで表されていて、最小 t_{SO} t_{WL} t_{WL}

〈図3-29〉 EEPROM のページ・ライト 動作



れますが、内部の書き換え動作が始まるとDQ5が"1"に変化します、最後の書き込み動 作から、この完了時点までは同じくデータシートでは t_{Q5HQ5X} と記されていて、単一ライ トなら5 ms. ページ・ライトで10 msが最大値とされています。

このタイムアウト監視機構があることと、同一ページ内の書き換えだけが有効であると いう点が、あとで説明するような各種コマンドがデータ書き込み動作と勘違いされずにす む仕掛けとしても働いています.

- ▶ ソフトウェア・データ・プロテクション
- (1) プロテクション・イネーブル

先に説明したように、パラレル EEPROM の書き換え動作は非常に単純なため、何らか の異常で予期しない書き換えが発生しないように書き込み動作をプロテクトする機能があ ります。これをソフトウェア・データ・プロテクション機構と呼んでいます。

プロテクションをイネーブルするには、次のような書き込みシーケンスを連続して行い ます.

- 5555h番地にAAhを書き込む
- ② 2AAAh番地に55hを書き込む
- ③ 5555h番地にA0hを書き込む

このコマンド・シーケンスをゆっくりやっていると通常のデータ・ライトと勘違いされ てしまうのですが、 t_{WLO5H} (15 μ s)以内に連続して書き込むと、単一ライトとは認識され ません、また、5555hと2AAAhは同一ページではないのでページ・ライトにもならず、

コマンドとして認識されることになります.これを示したのが図3-30です.


実はこのコマンドを受け取ると、EEPROM はいったんプロテクション・ディセーブル 状態になります。プロテクションをイネーブルするコマンドなのにプロテクションが解除 されるというのも奇妙なようですが、これは

プロテクション解除→書き換え→再プロテクション

という動作を、まとめてやらせてしまうことができるようにするための仕掛けと思えばよ いでしょう. つまり、プロテクション・イネーブル・コマンドを発行してから必要なデー タを書き換えて放置するだけで、自動的に書き換えと再プロテクションが行われるため, たとえば書き換えの途中でなんらかの障害が発生したとしても、メモリがプロテクション 解除のままになる恐れがないわけです.

最後のライト動作が完了してからtwi osuだけ経過するとデータ・プロテクションがイ ネーブルとなり、以後再びプロテクションがディセーブルされるまで書き込みやイレーズ

〈図3-30〉(17) データ・プロテクション動作




動作は行えなくなります。この流れを図示したのが図3-31です。

(2) プロテクション・ディセーブル

プロテクション状態になっている EEPROM のプロテクションを解除するためには、以 下のようなコマンド・シーケンスを発行します。これもプロテクション・イネーブル時と 同様に間をあけずに連続して書き込みを行うことで、単一ライトと勘違いされないように しなくてはなりません.

- 5555h番地にAAhを書き込む
- ② 2AAAh番地に55hを書き込む
- ③ 5555h 番地に80h を書き込む
- ④ 5555h 番地に AAh を書き込む
- ⑤ 2AAAh番地に55hを書き込む
- ⑥ 5555h 番地に20h を書き込む


〈図3-31〉(17) データ・プロテクション 付き書き込み動作



このあと、 t_{WLQ5H} ぶんの時間だけ待つと完全にプロテクション・ディセーブル状態になるのですが、実はプロテクション・イネーブルのときと同様に、このあともプロテクションが解除された状態になっているので、プロテクション・ディセーブルの完了をまたずにデータを書き込むことも可能です。

プロテクション・ディセーブル・コマンドのフローを図3-32に示します.

〈図3-32〉⁽¹⁷⁾ データ・プロテクション 解除動作




▶ チップ・イレーズ

EEPROMは1番地ごと、あるいはページ単位で書き換えを行うことができますが、 M28010ではさらにチップ全体をまとめて消去する(FFhにする)機能をもたせています. この動作は、図3-33にも示したとおり、以下のようなコマンド・シーケンスで行われま す.

- 5555h番地にAAhを書き込む
- ② 2AAAh番地に55hを書き込む
- ③ 5555h番地に80hを書き込む

〈図 3-33〉⁽¹⁷⁾ チップ・イレーズ動作



- ④ 5555h番地にAAhを書き込む
- ⑤ 2AAAh番地に55hを書き込む
- ⑥ 5555h 番地に10h を書き込む

このあと、 t_{WLQ5H} 時間だけ待つと内部でのイレーズ動作が開始され、さらに t_{Q5HQ5X} の時間だけ待つとチップ全体の消去が完了します。

▶ ソフトウェア・プロテクション・ステータス・リード

現在、デバイスがソフトウェア・プロテクション状態にあるかどうかを読み出すための コマンドです。やはり連続書き込みでコマンドを発行します。コマンド・シーケンスは次 のようになっています。

- 5555h番地にAAhを書き込む
- ② 2AAAh番地に55hを書き込む
- ③ 5555h番地に20hを書き込む

このあと、EEPROMをリード(アドレスは任意で可)すると、 DQ_0 にデータ・プロテクション状態が示されます。"1" ならばプロテクション状態,"0" ならばプロテクションは解除されています。

読み終わったら、ダミーのライトを行います(アドレス、データとも任意)このライト動作は単にソフトウェア・プロテクション・ステータス・リード・コマンドの完了を示すだけのものなので、実際のメモリ・セルには何も書き込まれません。フロー図にすると図3-34のようになります。

● ステータス・レジスタ

フラッシュ・メモリと同様, EEPROMでもチップへの書き込み動作が開始されると, メモリ・セルは外部バスとは切り離され, この間のリード・オペレーションに対してはステータスを返すようになります. M28010のステータス・レジスタは図3-35のようになっています. 次にこれらのビットについて説明しておきましょう.


▶ ビット7: DP (Data Polling)

フラッシュ・メモリと同様に、内部の書き込み動作が完了するまでの間、最後に書き込んだデータのビット7が反転して読み出されます。書き込んだデータとリードしたデータが一致するかを見ていれば、書き換え完了を検出することができるることになります。

▶ ビット6: TB (Toggle Bit)

これもフラッシュ・メモリのToggleビットと同様、書き換え動作の完了を知るためのものです。ビット7は書き込みデータが反転して読めるというものでしたが、こちらは書

〈図3-34〉(17) ソフトウェア・プロテク ション・ステータス読み 出し



〈図3-35〉(17) M28010のステータス・ レジスタ

							DQ_0
DP	TB	PLTS	X	X	X	PWA	SDP

DP : データ・ポーリング (書き換え動作中は書き込みデータの反転)

TB : トグル・ビット (書き換え動作中, 読み出すたびに反転)

PLTS:ページ・ロード・タイマ・ステータス

:未定義

PWA:ページ・ライト動作中断

SDP : ソフトウェア・データ・プロテクション・ステータス

き換え動作が完了するまでの間、リードを行うたびに反転した値が読み出されます。ライ トやイレーズなどのコマンドが発行された直後のリードでは"0"が読み出され、以後"1"、 "0"、"1"、"0"と、読むたびに反転するわけです。

書き換え動作が完了すれば通常のリード・サイクルになるので、データは反転しなくな ります. これによって書き換え動作の完了が検出できるというわけです.

トビット5: PLTS (Page Load Timer Status)

EEPROM の場合、同一ページに対する書き込みが連続して行えることは先に述べまし た. このページ書き込みは、ライトが行われてから次のライトまでの間を一定時間

(tWLO5H)以上あけないようにすることで行われます。チップのほうでは、この時間を監視 するタイマをもっていて、タイムアウトになるとメモリ・セルの書き換え動作が開始され ます。

このタイマのステータスを示すのがPLTSビットです。タイムアウトするまでは"0" が読み出され、タイムアウトして、内部動作が開始されると"1"になります。

▶ ビット1: PWA (Page Write Abort)

ページ・ライトのときに書き込みが行えるのは同一ページにかぎられます。M28010の 場合には1ページのサイズは128バイトなので、 $A_7 \sim A_{16}$ は変化してはなりません。もし ページ・ライトの最中に $A_7 \sim A_{16}$ の値が異なる番地へのライトが行われると、ページ・ ライト動作はすべてキャンセルされ、書き換え動作は行われません.

このとき、EEPROM 側では t_{WLO5H} の期間、あるいは \overline{W} が "H" の状態のまま2リー ド・サイクルの間, ステータスが読み出されるようにしたうえで, このビットを"1"に してホストに対してページ・ライト動作がエラーになったことを通知します。

▶ ビット0: SDP (Software Data Protection)

ソフトウェア・データ・プロテクション機構により、プロテクションが行われているか 否かを示すものです. "1" になっていればプロテクション状態. "0" ならばプロテクショ ンは解除された状態です.

第4章

SRAMの構造と使い方

SRAMはStatic Random Access Memoryの略です。SRAMのファミリには、通常のパラレル・バスのSRAMのほか、デュアル・ポートSRAMやFIFOメモリ、CPUのキャッシュ・メモリなどによく使われるシンクロナス・パイプライン・バーストSRAMなど、いくつもの種類がありますが、いずれもメモリ・セルの基本的な構造自体は同じで、周辺のインターフェース部分にいるいろと細工をしています。

SRAMの記憶セルは、フラッシュ・メモリやダイナミックRAMのような特殊な構造で記憶を行うのではなく、トランジスタで組んだ回路の動作状態で記憶を行います。回路はいろいろと考えられますが、一般に「フリップフロップ」と呼ばれる2値状態をとる回路で1ビットの記憶を行うのが普通です。

フリップフロップの状態で記憶を行っているということからわかるとおり、電源を切ると記憶内容は失われます。また、DRAMやフラッシュ・メモリなどが1ビットの記憶を行うのにトランジスタを一つしか使わないのに比べると、どうしてもセルのサイズが大きくなるので記憶容量の面では不利になります。そのかわり、通電されている状態ではDRAMのリフレッシュ動作のような記憶保持動作は不要ですし、フラッシュ・メモリやEEPROMのようなデータの書き換え寿命もなく、特殊な高電圧も不要で、しかも書き換え時間が速いという特徴があります。

また、非動作時の消費電力は極めて小さくすることが可能なので、バッテリ・バックアップが簡単に行えるというのも大きな特徴です。


ここでは、SRAMの基本的な構造について触れたあと、SRAMとそのファミリの概略について説明します。また、SRAMの低消費電力という特徴を利用するという観点から、バッテリ・バックアップ付きのSRAMボードを製作してみました。

4.1 SRAMのセル構造

SRAMは回路自体の状態で記憶を行います。回路としてはいろいろなものが考えられますが、基本的に「フリップフロップ」と呼ばれる回路を構成します。ここでは、メモリ・セル構造として一般的によく知られているものについて説明することにします。

● RSフリップフロップ

少し論理回路の知識がある人ならすぐ思いつくのはRSフリップフロップでしょう. 図 **4-1**のように、NORゲートをたすきがけして配線するとRSフリップフロップとなります。 簡単な動作例を図**4-2**に示します。通常はR(Reset)、S(Set)とも "L" にしておきます。



Qや \overline{Q} の初期状態は不明ですが、ここでSを "H" にするとQが "H"、 \overline{Q} が "L" になります。

この状態でSを "L" に戻しても、QやQの状態は変化しません。Qが "H" なので、下側のNOR ゲートの出力 (\overline{Q}) は "L",それが上のNOR ゲートに行くのですが,R入力も "L" なので,出力 (Q) も "H" を保持…という具合になるわけです.

ここで、Sを "L" のまま、Rを "H" にすると、今度はQが "L" になり、下のNORゲートの出力が "H" になる…という具合に動作して、今度はQ転状態で安定します。Rを "L" に戻してもこの状態がQ保持されるわけです。


これをそのまま多数集めればメモリとすることができるわけですが、この回路ではトランジスタの数が多くなりすぎるので、現実にはほとんど利用されていません。NORゲートをトランジスタ・レベルで書いたのが図4-3ですが、NORゲート1個あたり、4個のトランジスタが必要になります。つまりRSフリップフロップを構成するのには8個のトランジスタが必要となってしまうわけで、現実には次に示すような4トランジスタ型、あるいは6トランジスタ型のセルが利用されています。

● 4トランジスタ・セル

4トランジスタ型のSRAMメモリ・セルの回路構成を図4-4に示します.2個のトランジスタのたすきがけによる保持回路と、アクセス用のトランジスタを設けたものです。トランジスタに抵抗負荷を付けた格好なので、高抵抗負荷型と呼ばれることもあります.

 Q_1 と Q_2 のインバータをそれぞれ相手のゲートとクロス配線することで、フリップフロップを構成しています。これが実際のデータ記憶を担っている回路で、 Q_3 と Q_4 はデータ読み出し用のトランジスタ・スイッチです。ワード線で選択されると、データ線にフリッ

〈図4-3〉 NORゲート




プフロップの状態が現れるという仕組みでデータ・リードを行います。

● 6トランジスタ・セル


4トランジスタ型は集積度の点では有利なのですが、消費電力や低電圧駆動という点では難があります。これを解決するため、4トランジスタ型の抵抗の部分をPチャネルMOSFETで置き換えたのが6トランジスタ型のセルです。

6トランジスタ型セルの回路構造を図4-5に示します。4トランジスタ型よりもセルは大きくなるのですが、図の Q_1 と Q_5 、および Q_2 と Q_6 がそれぞれCMOS構造になるため、リーク電流も小さくなり、スタンバイ電流を小さく抑えることができるようになります。

〈図4-4〉 4トランジスタ型 SRAM メモリ・セル



〈図4-5〉 6トランジスタ型 SRAM メモリ・セル



4.2 SRAMの種別

SRAMにはいろいろなバリエーションがありますが、その種別は周辺インターフェース部分の工夫にあるといってよいでしょう。SRAMセルを利用したデバイスのうち、おもなものを挙げると次のようなものがあげられます。

● 非同期SRAM

もっとも一般的な、アドレス・バス、データ・バスを備えたSRAMです。 典型的なものを図4-6に示します。 用途に応じて低消費電力/大容量化を図っているものと、 ランダム・アクセスの速度を重視したものに2極分化しているといってよいでしょう。

前者はバッテリ・バックアップして各種設定情報などの記録用としたり、組み込み用マイコン・システムのメイン・メモリなどとして利用されています.

後者の利用方法の典型的なものは、パソコンのマザー・ボードでよく使われたキャッシュ・メモリ用のタグRAMでしょう。


● シンクロナス(同期)SRAM


シンクロナス SRAM はクロック同期で動くという意味ですが、一般的に使われているのはキャッシュ・メモリのデータ RAM として使われているシンクロナス・パイプライン・バースト SRAM と呼ばれるものでしょう。このほかにシンクロナス・バースト(フォロー・スルー) SRAM というものもあります。シンクロナス SRAM の信号例を図 4-7 に示します。

いずれの場合にも、動作はクロック同期で行われます.「バースト」と呼ばれるのは、連続した領域(通常は4回アクセスぶん)をアドレスを与え直すことなく連続してリード/ライトできるというところからきたものです.4回というのは、一般的なプロセッサのバースト転送サイクルにあわせたものです。


● デュアル・ポート SRAM

通常のメモリ・デバイスはシングル・ポート、つまりデータを入出力するのは一ヶ所だ





〈図4-7〉 シンクロナス SRAM の信号例




けですが、これを二つ設けたのがデュアル・ポート SRAMです。発展系として4ポートもったクオッド・ポート SRAMというものもあるのですが、デュアル・ポート SRAMほど一般的ではありません。図4-8にデュアルポート SRAMの信号例を示します。

デュアル・ポートSRAMがよく利用されるのは、CPUや周辺コントローラなど、直接メモリをアクセスしたり、バッファ領域をランダムにアクセスする必要があるようなデバイス同士の通信が必要となるような場面です。


複数のCPUが処理を分散して行っているような場合、CPU同士でデータの受け渡しをするために同じメモリ領域を共有して使うことがよくありますが、こうした機構をシングル・ポートのSRAMを使用して実現すると、図4-9のようなものとなります。両方のCPUの間に調停回路(アービタ)を設けて、アクセス要求があったときにどちらか一方とメモリの間のゲートを開いてアクセスさせるという方法をとります。両方同時にアクセスにきたときには一方のアクセスが終わるまでもう一方が待たされるわけですし、調停回路やバス・バッファなどが必要となることや、アクセスが衝突してウェイトがかかる可能性が高いなど、あまり扱いやすいものとはいえません。

このような目的に向けて作られたのがデュアル・ポート・メモリです。デュアル・ポート・メモリはアドレス・バスやデータ・バス、コントロール信号などを2セットもっており、どちらからも自由にアクセス可能です。シングル・ポート・メモリ+アービタと違うのは、同じデバイスへのアクセスであっても、同一アドレスへのアクセスでないかぎり、ウェイトがかからないということです。つまり、同じメモリ・デバイスへのアクセスであっても別のアドレスであればウェイトがかかることはなく、任意タイミングでアクセスできるのです。また、デュアル・ポート・メモリでは付加回路として、相互に相手に割り込みを発生させるための回路などを組み込んでいるものもあります。

〈図4-8〉デュアル・ポート SRAM の信号例



〈図4-9〉シングル・ポート SRAM を使った共有メモリ




これにより、図4-10のように単純でしかもパフォーマンス的にも優れたものとなるわけです。詳しくは次章で解説します。

FIFO

FIFOはFirst-In/First-Outの略です。書き込み専用ポートと読み出し専用ポートに分かれています。リード動作とライト動作は非同期に行うことができるようになっていて、書


き込みポートに書いたデータは、書き込んだ順序で読み出し側のポートから読み出されます。伝送関係など、書き込み側と読み出し側の速度差を吸収する、一種の緩衝バッファのように使われることもあります。PCのシリアル・ポートでも、FIFOバッファをもっているものが普通です(単品のFIFOメモリではなく、デバイス内部に取り込まれている)。

FIFOメモリの接続例を模式的に表したのが図4-11です。FIFOメモリにはアドレス・



〈図4-10〉デュアル・ポート RAM を使った接続

〈図4-11〉 FIFOメモリの接続



バスはなく、内部のバッファ状態(バッファ・フル、バッファ・エンプティなど)を表すス テータス・ピンが付いていて、FIFOに接続された両者がこのステータスを使って動作制 御を行います。また、電源投入時やリセット時、動作中に何らかの異常があったなどの理 由によってFIFOを初期化(デーがない状態)するためのリセット・ピンが設けられている ということも、FIFOメモリの特徴と言えるでしょう、詳しくは次章で解説します。

次に各種のSRAMの実際のデバイスについてデータシートを見ていくことにしましょ う. SRAMも非常に種類が多いので、ここではCypress社の製品のなかから選択してみ ました.


4.3 非同期SRAM

非同期 SRAM として、128 K×8ビット構成の1 Mビット SRAM である、CY62128 をと りあげてみました、ピン配置は図4-12のようになっています。ごく標準的な配置なので、 ほかのメーカでも相当品を多数見つけることができます。製作したSRAMボードでも手 持ちのISSIのピン互換品を使用しました.

● 非同期 SRAM の信号

非同期SRAMの各ピンの意味は次のようになっています。また、各制御入力と動作状

〈図4-12〉(8) CY62128のピン配置



$\overline{\text{CE}_1}$	CE_2	ŌĒ	WE	I/O ₀ ~I/O ₇	動作モード
"H"	"X"	"X"	"X"	ハイ・インピーダンス	パワーダウン状態
"X"	"L"	"X"	"X"	ハイ・インピーダンス	パワーダウン状態
"L"	"H"	"L"	"H"	データOUT	リード動作
"L"	"H"	"X"	"L"	データIN	ライト動作
"L"	"H"	"H"	"H"	ハイ・インピーダンス	選択状態 (出力ディセーブル)

〈表 4-1〉SRAM のコントロール入力と動作

態の関係は表4-1のようになっています.

▶ A₀~A₁₆ (アドレス)

アクセスしたいアドレスを指定します。今回対象にしたのは $128 \, \mathrm{K} \times 8 \, \mathrm{Eu}$ ットという構成のものなので,アドレス線は 17 本あります。 SRAM の場合は,とくにメモリ・ライタのようなもので書き込むわけでもなく,またアドレスについても DRAM のリフレッシュ動作のようなものはありませんので,アドレスを入れ替えて,たとえば CPU のアドレスの最下位ビットを SRAM の A_{16} に入れるような使い方をしても問題はないのですが, A_{0} を最下位, A_{16} を最上位ビットとして使うのが普通です。

▶ I/O₀~I/O₇ (データ)

データ入出力ピンです。双方向で使用されます。アドレスと同様、データもピンを入れ替えて使っても問題はないのですが、 I/O_0 を最下位、 I/O_7 を最上位として使用するのが普通です。

ightharpoonup \overline{CE}_1 , CE_2 $(\mathcal{F}_{\mathcal{V}}\mathcal{T}\cdot\mathcal{T}\lambda-\mathcal{T}\lambda)$

デバイスの選択信号です。 \overline{CE}_1 と CE_2 の二つがありますが、これはAND条件で選択となります。つまり、 \overline{CE}_1 が "L"で、かつ CE_2 が "H"のときだけデバイスが選択状態になるわけです。選択状態でないとき、ほかの入力ピンの状態はすべて無視されます。極性が違うチップ・イネーブル信号があるのは、扱いを便利にするためのものです。たとえば、バッテリ・バックアップなどを行うような場合、主電源自体が落ちるため、主電源に繋がった回路で "H"レベルを作ることはできませんが、"L"レベルを保持させることは単純なプルダウン抵抗などによって比較的簡単に実現できるというわけです。

ただ、 CE_2 ピンは同じピン配列で上位にあたる4 M ビット容量のCY62148ではアドレス・ピン (A_{18}) として使用されてしまい、チップ・イネーブルは $\overline{CE_1}$ だけになっています。 4.5節で紹介するSRAMボードでは CE_2 は"H"レベルに固定して、 $\overline{CE_1}$ だけで制御するような回路にしています。

また、SRAMを低消費電力のスタンバイ状態にする場合には、CE₁、CE₂の電圧レベル に気を付ける必要があります. TTLレベル入力(Hレベル: 2.4 V, Lレベル: 0.8 V)で使 った場合には、CMOSレベルで使った場合よりもかなり消費電流が大きくなってしまい ます. たとえば、CY62128-55の場合、CMOS レベルなら typ(typical) 値で 0.4 μA である のに対し、TTLレベルの場合には25 mAと、まさに桁違いの大きさです。このため、通 常バッテリ・バックアップなどを行う場合には、CE₁/CE₂はCMOSゲートでドライブす るようにして、"H"レベルを確保するように設計します.

▶ OE (アウトプット・イネーブル)

SRAMのデータ出力バッファを開く信号です。リード時、チップ・セレクトした状態 (CE₁ = "L", CE₂ = "H")でアドレスを制定させ, OEを "L" レベルにするとメモリの 内容がI/Oピンに現れます.ただし、WEは "H" にしておかなくてはなりません.

▶ WE (ライト・イネーブル)

SRAMへの書き込み信号です、WEの立ち上がり時点で、データがメモリに書き込まれ ます. WEとOEの両方を "L" にした場合、WEが優先されます. つまり、OEを "L" にしてI/Oピンにデータを出力させたままの状態で、WEを "L" にするとI/Oピンは入 カモードに切り替わるというわけです.

● 非同期 SRAM の基本動作

非同期SRAMはその名のとおり、特定のクロック信号に同期して動くようなことはな く、入力信号の状態に対応して動作します。また、リード時に有効なデータが確定したこ とや、ライト時にデータを受け取ったということを示す信号はないので、メーカのデータ シートを入手して、「有効なデータが出ているはず」「データが受け取れるはず」という条 件を、タイミング図から読み取りながら設計する必要があります.

▶ リード動作:OEコントロールド・リード

非同期SRAMの基本リード動作を図4-13に示します。アドレスを制定させて、 CE_2 = $\overline{WE} = "H", \overline{CE}_1 = \overline{OE} = "L" としておくとI/Oピンにデータが出てきます. この状態$ のままアドレスを変化させると、新しいアドレスのデータが出てきます。また、CE₁、 CE₂、WE, OEがリード状態の条件を満たさなくなると、SRAMはI/Oピンのドライブを やめ、ハイ・インピーダンスになります。


リードのときには CE_1 , CE_2 , WE, OEなどをリード状態のままにして、アドレスを変 化させる(つまり、アクセス状態のままアドレスだけを変えて違うアドレスのデータを読 む)ようなことも容認されています、ただし、高速SRAMの一部にはデバイスが選択状態

になっている(CEがアサートされている)状態でアドレス変化をさせると誤動作するよう なものもありましたので、このような使い方が許されるか否かは事前の確認が必要です。


▶ ライト動作1: WEコントロールド・ライト

非同期SRAMの基本ライト動作を図4-14に示します.アドレスを制定させて,CE₂= "H"、 $CE_1 = "L"$ とするとデバイスが選択状態になります。OEがアサート(Lレベル) されたままであれば、ここでいったんデータが出てきますが、WEのほうが優先されるの で、WEがアサートされるとI/Oピンはハイ・インピーダンス状態になります。書き込み を行うアドレスは、必ずWEの立ち下がりよりもまえに確定していなくてはなりません. データの書き込み動作はWEの立ち上がりエッジで行われます.

〈図4-13〉 非同期SRAMのリード動作



〈図4-14〉 非同期SRAMのライト動作(1) (WEコントロールド・ライト)



OEをアサートしたままにするとデータが出てくるというのは、先にリード動作を行い、 読み出されたデータを加工して同じアドレスに書き込むような動作(リード・モディファ イ・ライト)を行う場合に便利な動作です.

▶ ライト動作2: CEコントロールド・ライト

CEコントロールド・ライトの動作を図4-15に示します. WEをあらかじめアサートし た状態でCE₁、CE₂を利用してデータを書き込みます。WEが先にアサートされるので、 デバイスが選択状態になるのと同時にライト状態になります.

タイミングの解析

CY62128のデータシートのタイミング図のうち、OEコントロールド・リード動作を図 4-16に、またCEコントロールド・ライト動作を図4-17、WEコントロールド・ライト動 作を図4-18に示します. それぞれのタイミング規定は表4-2のようになっています.

▶ リード動作のタイミング規定

リード動作のタイミング規定について見ていきましょう.


(1) t_{AA} (Address to Data Valid)


ここで示した図には出てきませんが、アドレスを制定してからデータが確定するまでの 時間です. CY62128の場合,次のtACEと値は同じなので同じ扱いにしておいてもかまわ ないでしょう.


(2) t_{ACE}

 $\overline{\text{LACE}}$ は $\overline{\text{CE}_1}/\text{CE}_2$ からのアクセス・タイムです。 $\overline{\text{CE}_1}$ 、 $\overline{\text{CE}_2}$ がすべてアサートされた状態 になってから t_{ACE} だけ時間がたつとI/Oピンのデータが確定します。リード・タイミング


〈図4-15〉 非同期 SRAM のライト動作(2) (CEコントロールド・ライト)








〈図4-17〉⁽⁸⁾ CEコントロールド・ライト動作のタイミング



〈図4-18〉⁽⁸⁾ WE コントロールド・ライト動作のタイミング



〈表4-2〉(8) タイミング規定

22 E1	22 111-	621	28-55	621	8-70	単位	
記号	条件	min.	max.	min.	max.	4:17.	
リード	・サイクル						
1 _{RC}	Read Cycle Time	55		70		ns	
t_{AA}	Address to Data Valid		55		70	ns	
IOH.A	Data Hold from Address Change	5		5		ns	
ACE	CE1 LOW to Data Valid, CE2 HIGH to Data Valid		55		70	ns	
I DOE	OE LOW to Data Valid		20		35	ns	
t ZOE	OE LOW to Low Z	0		0		ns	
t _{HZOE}	OE HITH to High Z		20		25	ns	
LZCE	$\overline{\operatorname{CE}_1}$ LOW to Low Z, CE_2 HIGH to Low Z	5		5		ns	
t _{HZCE}	$\overline{\operatorname{CE}_1}$ HITH to High Z, CE_2 LOW to High Z		20		25	ns	
tPU	CE1 LOW to Power-Up, CE1 HIGH to Power-Up	0		0		ns	
t _{PD}	CE1 HIGH to Power-Down, CE2 LOW to Power-Down		55		70	ns	
ライト	・サイクル						
t WC	Write Cycle Time	55		70		ns	
1SCE	CE1 LOW to Write End, CE2 HIGH to Write End	45		60		ns	
t_{AW}	Address Set-Up to Write End	45		60		ns	
t_{HA}	Address Hold from Write End	0		0		ns	
ISA	Address Set-Up to Write Start	0		0		ns	
t _{PWE}	WE Pulse Width	45		50		ns	
t _{SD}	Data Set-Up to Write End	25		30		ns	
t_{HD}	Data Hold from Write End	0		0		ns	
ILZWE	WE HIGH to Low Z	5		5		ns	
t _{HZWE}	WE LOW to High Z		20		25	ns	

では、次に説明する $\overline{\text{OE}}$ からのアクセス・タイム (t_{DOE}) の2種類があることに注意する必 要があります.データが確定するのは t_{ACE} と t_{DOE} のうち遅いほうのタイミングです.

たとえば、CY62128-55では、tACEが55 ns、tDOEが20 nsとなっているので、アドレス が制定されるのと同時に、 $\overline{\text{CE}}_1$ 、 $\overline{\text{CE}}_2$ 、 $\overline{\text{OE}}$ のすべてが同時にアサートされたときには t_{ACE} の55 nsのほうでタイミングが決まります. もし、アドレスや $\overline{\text{CE}_1}/\text{CE}_2$ が $\overline{\text{OE}}$ よりも35 ns 以上まえに確定していたなら、OEがアサートされてから20ns後にデータが確定すると いうことになります.

(3) those

 $\overline{\text{OE}}$ がアサートされてから、データが確定するまでの時間です。先ほど t_{ACE} のところで 触れたとおり、実際のデータが出てくるのは t_{AA} 、 t_{CAE} 、 t_{DOE} のうちもっとも遅いタイミ

ングになります.

(4) t_{LZOE}

 $\overline{\text{OE}}$ がアサートされて、データが確定するまでの時間は t_{DOE} ですが、I/Oピンがドライ ブされはじめるまでの時間が t_{LZOE} です。 CY62128-55では0 ns (min.) となっているので、 OEをアサートしたらすぐに何らかのデータが出てきている可能性があります。

(5) t_{LZCE}

 t_{LZOE} と同様、 CE_1 や CE_2 がアサートされてから、I/O ピンがドライブされはじめるまで の時間です。CY62128では5 nsとなっています。

(6) t_{HZOE}

OEがネゲートされると、出力バッファがディセーブルになり、I/Oピンはハイ・イン ピーダンス状態になりますが、この状態になるまでの時間が t_{HZOE} です。CY62128-55では 20 nsとなっているので、OEがネゲートされても20 ns程度はI/Oピンがドライブされた ままの状態になっていることになります。

(7) t_{HZCE}

 t_{HZOE} と同様に、 $\overline{\text{CE}}_1/\text{CE}_2$ がネゲートされてもI/Oピンはハイ・インピーダンス状態に なります. この時間が t_{HZCE} です. CY62128-55では t_{HZCE} は20 ns(max.)と、 t_{HZOE} と同じ 値になっています。

(8) t_{RC}

リード動作の1サイクルの時間規定ですが、 t_{AA} や t_{ACE} の値がそのまま最小値になって いるので、現実の設計でこの時間を下回ることはないと思いますが、tRCの規定を満たさ ないようなリード・サイクルが発生しないように気を付ける必要はあります.

$(9) t_{PII}/t_{PD}$

CE₁/CE₂がともにアサートされて選択状態になるとSRAMは動作状態となり、消費電 流が大きくなり(パワーアップ)、逆にネゲートされるとスタンバイ状態になり、消費電流 が小さくなります(パワーダウン). このパワーアップ/パワーダウンの時間を示すのが tpu/tpnです.tpuは最小でゼロ,tpnは最大で55 nsとなっています。

選択されるのと同時に大きな電流が流れはじめること、そして選択状態が終わっても 55 ns 程度は同じ電流を食いつづける可能性があるということなので、電源切り替え回路 を設計するときには気を付けたほうがよい場合もあるでしょう.

この図には現れませんが、先に説明したとおり CE1と CE2の電圧レベルによって消費電 流が大きく変わってくるという点にも注意が必要です。

▶ CEコントロールド・ライト動作のタイミング規定

CEコントロールド・ライトの場合の規定はリードよりも少し面倒になります。これは、 とにかく各信号を制定させて待っているだけでよいリード動作と違い、アドレスやデータ のセットアップ/ホールド・タイム、およびライト動作の期間などを満たさないとSRAM がアドレスやデータを正しく受け取れないためです.

(1) t_{SA}

ライト時はリード時と異なり、CE₁/CE₂がアサートされる段階でアドレスが制定され ていなくてはならないのですが、その時間です。CY62128では最小でゼロとなっている ので、逆転しない、つまりCE₁/CE₂がアサートされる瞬間以降でアドレスが変化しなけ ればよいということになります.

(2) t_{HA}

ライト時、CE₁/CE₂がネゲートされてからアドレスを変化させてよい状態になるまで の時間です。こちらもCY62128ではゼロとなっているので、逆転しなければよいという ことです。

(3) t_{SD}/t_{HD}

I/Oピンに入力されたデータはCE₁/CE₂のいずれかがネゲートされた段階で内部に書き 込まれます。このとき、取り込まれるのよりもどれだけまえに制定していればよいかとい うことがtsp(データ・セットアップ時間),またネゲートされたあとにどれだけデータを 保持していなくてはならないかを示すのが t_{HD} (データ・ホールド時間)です。CY62128-55 ではそれぞれ25 nsと0 nsとなっているので、ネゲートの段階よりも25 ns以上まえにデ ータを制定させておき、ネゲートされるまで保持していればよいということになります.

(4) t_{SCE}

CE₁/CE₂の両方がアサートされてから、どちらか一方がネゲートされるまでの時間を 規定します. これが満たされないと、SRAM内部のメモリ・セルへの書き込み動作が正 常に行われない可能性があります。CY62128-55では45 nsです。

(5) t_{AW}

ライトの終了(CE₁/CE₂いずれかのネゲート)に対するアドレスのセットアップ時間で す. CY62128の場合は45 ns必要ということになっていますが、ちょっと見てわかるとお り、 t_{SCF} と t_{AW} は同じ値ですし、 t_{SA} はゼロでよいといっても実際の回路では逆転しないよ うにマージンをとるので、正しく設計されていればこの規定が問題となることはまずない でしょう.

(6) t_{PWE}

WE信号をアサートしてから、CE₁/CE₂のいずれかがネゲートされるまでの時間です. タイミング規定を見ると*tscr*と同じ値となっていますが、「CEコントロールド・ライト」 で使おうとしているからにはWE信号はLSCEよりも長い期間アサートするように設計する ので、これもまず問題とはならないでしょう.

▶ WEコントロールド・ライト動作のタイミング規定

WEコントロールド・ライトの場合のタイミングのシンボル自体はCEコントロール ド・ライトと同じですが、タイミング規定で、ライト動作の終わりがWEの立ち上がりに なります.

t_{HZOE}は、OEがネゲートされてI/Oピンがハイ・インピーダンス状態になるまでの時間 を示すものですが、これはリード動作で説明したとおりです。

4.4 シンクロナスSRAM

シンクロナスSRAMは、その名のとおりクロックに同期して動くSRAMです。アドレ スの取り込みやデータの出力がすべてクロックに同期して行われるため、非同期SRAM のようにいろいろな信号を基準にしたタイミングを個別に配慮する必要がなくなるという のがもっとも大きな利点でしょう.

シンクロナスという名前から誤解しやすいのは、図4-19のように通常の非同期SRAM の外部にクロック同期回路を入れたようなものを想像してしまいやすいのですが、この場 合にはアドレスやデータなどのセットアップ/ホールド時間などを確保するために1クロ ック単位で調整することになってしまいます.


これでは事実上、非同期SRAMと同じです。非同期SRAMで面倒なのはタイミング図 を見てもわかるとおり、いろいろなところからのタイミング規定をすべてきちんと守らな くてはならないという点にあります. バスの動作クロックが66 MHz(1サイクル16 ns) や100 MHz(同10 ns)と短くなってくると、タイミングを調整すること自体が至難の技と なってきます.

シンクロナス SRAM はこのような非同期 SRAM の同期化をもう一歩進めて、1クロッ ク目でアドレスやデータ(ライト時),コマンド類を受け取って、2クロック目以降はそこ で与えられた指示や、さらに与えられた信号の指示に従って動くという方法をとって、ク ロック単位で動作を保証します。たとえば、リード動作ならアドレスやコマンドをラッチ してから何クロック目でデータが出てくるということが決まっているわけです。これによ


り、メモリ側、ホスト側ともクロックに同期して動作させればよいため、設計が楽になる わけです。

● シンクロナス・パイプライン・バースト SRAM シンクロナス・パイプライン・バーストSRAMの大まかな構造は図4-20のようになり

〈図4-19〉 これも同期SRAM?




〈図4-20〉 シンクロナス・パイプライン・ バーストSRAMの内部ブロック



ます.このタイプのSRAMはCPUのバースト転送モードに対応した配慮をしています. 図中、「バースト制御」となっている部分がこのために設けられた回路です.

現在のCPUは、内部にキャッシュ・メモリを積むなどして、連続した領域のアクセスに対する効率を引き上げるようにしています。外部バスに対しても、連続した領域へのアクセスを効率化するようなバス・サイクルを設けています。このバス・サイクルをバースト転送サイクルと呼んでいます。

バースト転送サイクルでは通常、連続4ワードぶんのデータをまとめてやりとりするよ



〈図4-21〉CY7C1347Bの内部ブロック

うにしていますが、開始アドレスがわかれば、それ以降にどの番地をアクセスするかとい う順番が決まっています.このため、通常のメモリ・アクセスのように毎回アドレスを出 力せずに、最初にアドレスを出したら、あとはデータだけをクロックに同期して連続出力 することで高速化を図ることができるというわけです.

これに対応してシンクロナスSRAMでも、このバースト転送サイクルに対応して、最 初にアドレスを与えられたら、次のアドレスは自分自身で自動的に生成してデータのリー ド/ライトを行えるものが作られました. 「シンクロナス・バースト」や「シンクロナス・ パイプライン・バースト | と呼ばれるものは、このバースト転送動作に対応しているとい うことを示したものです.

パソコンの世界では、シンクロナス・パイプライン・バースト SRAM は Pentium クラ スのプロセッサが主流だった頃までは2次キャッシュ・メモリとしてよく使われたのです が、最近のCPUは性能を引き上げるため2次キャッシュ・メモリまで内蔵してしまって います.外部にキャッシュ・メモリを付けて3次キャッシュとしても、それほど性能はあ がりませんので、パソコンのマザー・ボード上でシンクロナス・パイプライン・バースト SRAM を見かけることは少なくなりました.

● 実際のシンクロナス・パイプライン・バースト SRAM

それでは、実際のシンクロナス・パイプライン・バーストSRAMを見ていくことにし ましょう. 今回取り上げたのはCypress社のCY7C1347Bという, 128 K×36ビット構成 のものです。32ビットではなく36ビットとなっているのは、8ビット(1バイト)ごとにパ リティ・チェックが行えるようにするための配慮です.

CY7C1347Bの内部ブロックを図4-21に、信号種別を図4-22に示します。信号を見て

〈図4-22〉CY7C1347Bの信号

動作基準クロック→	CLK	Clock Input	Chip Enable #1	CE ₁	チップ・セレクト入力1
パースト・アドレス・アドバンス→	ADV	Address Advance	Chip Enable #2	CE ₂	チップ・セレクト入力2
アドレス・ラッチ(キャッシュ・コントローラ用)→	ADSC	Address Strobe from Controller	Chip Enable #3	CE ₃	チップ・セレクト入力3
アドレス・ラッチ(プロセッサ用) -	ADSP	Address Strobe from Processor	Output Enable	ŌĒ	データ出力イネーブル
アドレス入力→	A ₀ ~A ₁₆	Address Input	Sleep Input	ZZ	スリープ状態移行
全データ(36ピット)ライト→	GW	Global Write Enable	Data I/O	DQ ₀ ~DQ ₃₁	データ入出力
バイト・ライト(DQ0~DQ7, DP0)-	$\overline{BW_0}$	Byte Write Enable#0	Data(Parity) I/O	DP ₀ ~DP ₃	パリティ・ピット入出力
パイト・ライト($DQ_8\sim DQ_{15}$, DP_1)	BW ₁	Byte Write Enable # 1			
バイト・ライト(DQ ₁₆ ~DQ ₂₃ , DP ₂)-	BW ₂	Byte Write Enable#2			
バイト・ライト(DQ ₂₄ ~DQ _{31,} DP ₃)-	BW ₃	Byte Write Enable#3			

いると、1バイト単位で書き込みを行うためのBW,信号のほかに、32ビット全体ライト のためのGWがあります. これは、CPUのバースト・サイクルなどで1ワードぶん(36ビ ット)を一度に更新できるときにはGWを使い、外部から1バイトや2バイトぶん更新され るようなときにはBW,信号を使って該当するバイト・データだけを更新することができ るようにしているためです。また、アドレス・ラッチ用にも ADSC と ADSPの二つがあ るのは、ADSCがキャッシュ・コントローラからのアクセス用、ADSPがプロセッサ側か らのアクセス用です。後述しますが、ADSPとADSCではライト・アクセスのときの扱い が若干違います.

このようにアクセスのための信号が複数用意されているのは、キャッシュ・メモリとい うものはメイン・メモリに比べて遙かに高速な動作を要求されるため、制御信号をなるべ く外部で細工しないですむようにしたためです。

たとえば、通常、CPUのADS (アドレス・ストローブ)信号とADSPを、またキャッシ ユ・コントローラと ADSC 信号を直結しておきます。すると、CPUが外部バスをアクセ スしたとき、そのアドレスはシンクロナス・パイプライン・バーストSRAMにも取り込 まれます

リード時、キャッシュ・コントローラはその領域のデータがシンクロナス・パイプライ ン・バーストSRAM(キャッシュ・データRAM)に格納されているか(ヒットしているか) どうかを判定し、データがあればシンクロナス・パイプライン・バーストSRAMのデー タを読み出すように、コントロール信号を操作します。また、ライト時ならGWE信号を アサートしてデータの更新を行います.

また、外部のバス・マスタとなるデバイスがメモリを読みにきた場合には、キャッシ ユ・コントローラが ADSC 信号を使って外部バス・マスタの出したアドレスをシンクロ ナス・パイプライン・バーストSRAMに与えるという動作になるわけです.

● シンクロナス・パイプライン・バースト SRAM の各信号

CY7C1347Bのもつ各信号とその意味は以下のようになっています。基本的に各信号と もクロック(CLK)信号の立ち上がりエッジでサンプリングされます。

\triangleright A₀ \sim A₁₆ (T F V Z)

アドレス入力です. CY7C1347Bの場合はデータが36ビットありますが、これは8ビッ ト・データ+1ビット・パリティという構成のものが4バイトぶんあるという形です。通 常のプロセッサの場合には8ビット単位での入出力も行われるので、 A_0 にはCPUの A_2 が、 A₁にはA₃が接続されるという形になるのが普通でしょう。

バースト転送時には、内部のバースト・カウンタによってAoとAiが自動的に更新され ます. 非同期SRAMの場合には書き込んだアドレスから読み出せればよいだけなので、 アドレス・ピンはひっくり返して繋いでも問題ありませんでしたが、シンクロナス・パイ プライン・バーストSRAMの場合は、AoやA」ピンをひっくり返してしまうとバースト転 送時におかしなことになってしまうので、素直に AoをLSBとして使用することになりま す。

 \triangleright $\overline{BW_0} \sim \overline{BW_3}$ (バイト・ライト・セレクト)

1バイト(実際には9ビット)のデータ・ライト制御信号です。クロックの立ち上がり時 にBWE信号がアサート(Lレベル)のとき、これらのなかでアサートされている(Lレベル になっている)信号に対応するバイト部分のデータが更新対象となります。BWoがLSB側 $(DQ_0 \sim DQ_7$, および DP_0), BW_3 がMSB側 $(DQ_{24} \sim DQ_{31}$, および DP_3)に対応します.

▶ GW (グローバル・ライト・イネーブル)

BW_nが1バイト単位での書き込み制御なのに対して、こちらは4バイトぶん(正確には 36ビット)まとめて書き込みを行うための信号です. アクティブ "L" の信号です.

GWがアサートされたときには、BW,やBWEは無効です.

▶ BWE (バイト・ライト・イネーブル)

BW, のイネーブル/ディセーブルを制御するものです. クロック・エッジで "L" にな っていると、BW"が有効になります.

▶ CLK (クロック入力)

メモリの動作基準クロックです. 制御信号やアドレスなどの取り込みや、データ入出力 はこのクロックの立ち上がりエッジに同期して行われます.

▶ CE₁ (チップ・イネーブル1)

アクティブ "L"のチップ・イネーブル信号です。CE2やCE3ともすべてアサートされ ると、デバイスが選択されます.

CE₁はADSPのマスク信号としても動作するようになっていて、CE₁がアサートされて いないと、ADSPがアサートされてもアドレスが内部にラッチされません.

▶ CE。(チップ・イネーブル2)

アクティブ "H" のチップ・イネーブル信号です。CE₁やCE₃とともにすべてアサート されるとデバイスが選択されます.

▶ CE₃ (チップ・イネーブル3) アクティブ "L" のチップ・イネーブル信号です。CE₁やCE₂とともにすべてアサート されるとデバイスが選択されます.

▶ OE (アウトプット・イネーブル)

"L" アクティブのクロックとは非同期の入力信号です。データ・リードしたいときにアサートします。 \overline{OE} は非同期入力ですが、内部ブロック図を見てわかるとおり、 \overline{OE} にはクロック同期のチップ・セレクトや WE、信号などによるマスクがかかっています。

図でわかるとおり、ライト方向が優先されるので、 \overline{OE} をアサートしたままにしても、ライト動作時には自動的に出力バッファがOFFになります。

▶ ADV (アドバンス)

バースト転送に対応して、「次のアドレス」を指示するものです。 クロックの立ち上がりで $\overline{\text{ADV}}$ がアサートされると、バースト・カウンタがイネーブルになり、次のアドレスが自動的に生成されます。

バースト転送時のアドレスの進みかた(バースト・オーダーやバースト・シーケンスと呼ぶ)は、大きく分けてインターリーブド・バースト・シーケンスと、リニア・バースト・シーケンスの2種類があります。インターリーブド・バーストは、最初のアドレスの次はビット $0(A_0)$ を反転し、その次はビット1とビット0を反転し、最後にビット0を反転するというシーケンスになります。一方、リニア・バーストのほうはビット0/1は $00 \rightarrow 01 \rightarrow 10 \rightarrow 11$ の順に進みます。おのおののバースト・シーケンスを整理すると表4-3のようになります。

アドレスの下位2ビットが"00"のときにはどちらでも同じ動作になりますが、たとえば"01"から始まった場合には、インターリーブド・バーストでは $01 \rightarrow 00 \rightarrow 11 \rightarrow 10$ となるのに対して、リニア・バーストの場合には $01 \rightarrow 10 \rightarrow 11 \rightarrow 00$ となります。

80486やPentium系などのインテル系のプロセッサではインターリーブド・バースト・

〈表4-3〉 バースト・シーケンス

バースト・モード	A [1:0]						
71 X 1 - C -	1回目	2回目	3回目	4回目			
	00	01	10	11			
リニア・バースト	01	10	11	00			
	10	11	00	01			
	11	00	01	10			
	00	01	10	11			
インターリーブド・バースト	01	00	11	10			
	10	11	00	01			
	11	10	01	00			

シーケンスですが、他のRISC系マイコンなどはリニア・バースト・シーケンスを採用し ています。

▶ ADSP (アドレス・ストローブ from プロセッサ)

クロック・エッジでアサートされていると、 $A_0 \sim A_{16}$ が内部のアドレス・レジスタと バースト・カウンタにラッチされます.ブロック図を見てもわかるとおり、GWやBW, などのライト信号はADSPがアサートされているクロック・エッジでは無効となってい て、WEやライト・データは最速でもADSPの次のクロックで与えることになります。こ れは、たとえばライトバック・キャッシュ動作をさせている場合にCPUがライト動作を 行ったようなときには、いったんキャッシュの内容をメイン・メモリに書き出して(キャ ッシュからはリード動作)、それからCPUの出したデータを書き込むという動作になるた め、CPUからのアクセスではいったんアドレスだけをラッチさせるほうが都合が良いの です

ADSCもアドレス・ラッチに関しては同じ機能をもっていますが、こちらはライト関係 の制御信号をマスクしません。コントローラが行う動作なので、同時に確定させたほうが 1クロック時間を稼ぐことができるためです.

\blacktriangleright ADSC $(r \not\vdash \nu \lambda \cdot \lambda \vdash \nu - j)$

ADSPと同様、クロック・エッジでアサートされていると、 $A_0 \sim A_{16}$ 、GWやWE信号 が内部のアドレス・レジスタとバースト・カウンタにラッチされます。

▶ ZZ (スリープ)

非同期の "H" アクティブの入力です. このピンが "H" になるとパワーダウン状態に なって、消費電力が小さくなります. 通常は "L"にして使用します. デスクトップ・パ ソコンなどではシンクロナス・パイプライン・バーストSRAMの消費電力が全体に影響 するほど大きくないので、"L"のままにして使っている例が多いと思います。

▶ DQ₀~DQ₃₁, DP₀~DP₃ (双方向データ入出力ライン))

データ・バスです、 $DQ_0 \sim DQ_7 \lor DP_0 \mathring{m}$, $DQ_8 \sim DQ_{15} \lor DP_1 \mathring{m}$, $DQ_{16} \sim DQ_{23} \lor DP_2$, $DQ_{24} \sim DQ_{31} \geq DP_{3}$ がそれぞれペアとなります.

クロック・エッジでチップ・イネーブルされ(CE_0 , CE_1 , CE_2 がすべてアサート), ラ イト関係の信号(GWやBW,, BWE)がすべてネゲートされているときにOEがアサート されていると、メモリ・セルへのアクセスとなり、2クロック後にデータが出力されます.

また、クロック・エッジでチップ・イネーブルされ、ライト信号がアサートされている と、DQ_n, DP_nは入力になり、データが次のクロック・エッジに同期して内部のラッチに 取り込まれ、さらに次のクロックでメモリ・セルへの書き込みが行われます.

▶ MODE (バースト・オーダ選択)

バースト・オーダの選択を行います。GNDに接続するとリニア・バースト、 V_{DDQ} ピンやオープン状態ならインターリーブ・バーストが選択されます。プロセッサの種別に応じてどちらのモードで動作させるのかを決めるため、このピンの状態は常に固定しておきます。デバイス動作中にこのピンの状態を変更することは禁止されています。

● シンクロナス・パイプライン・バースト SRAM の基本動作

シンクロナス・パイプライン・バーストSRAMの動作は基本的にすべてクロックの立ち上がりエッジに同期して行われるため、動作についてはクロック・エッジの状態を見ればよいということになります。機能的には複雑そうですが、タイミングの読み取りは非同期SRAMよりも簡単です。

▶ シンクロナス・パイプライン・バーストSRAMのサイクル定義

すべてクロックに同期して動作するので、クロック・エッジにおける各制御線の状態で 次の状態が決まるということになります.


表4-4にCY7C1347Bのサイクル定義を示します.

デバイスの内部ブロック図や $\overline{CE_3}$, $\overline{CE_2}$, $\overline{CE_1}$ の欄を見てわかるとおり、これらのイネーブル・ピンは動作開始時点で使われるもので、いったんリードなりライト動作が開始されると使われなくなります。

▶ リード動作1:シングル・リード

シングル・リードというのは、読み出したいアドレスのデータを読むという、非同期 SRAMと同じような扱いです。動作波形を図4-23に示します、最初のクロック・エッジ

〈図4-23〉 シングル・リード動作



次サイクル	使用アドレス	ZZ	$\overline{\text{CE}_3}$	CE_2	CE ₁	ADSP	ADSC	ADV	ŌĒ	DQ	Read/Write
非選択	(使用せず)	L	X	X	Н	X	L	X	X	Hi-Z	X
非選択	(使用せず)	L	Н	X	L	L	X	X	X	Hi-Z	X
非選択	(使用せず)	L	X	L	L	L	X	X	X	Hi-Z	X
非選択	(使用せず)	L	Н	X	L	Н	L	X	X	Hi-Z	X
非選択	(使用せず)	L	X	L	L	Н	L	X	X	Hi-Z	X
リード開始	外部からラッチ	L	L	Н	L	L	X	X	X	Hi-Z	X
リード開始	外部からラッチ	L	L	Н	L	Н	L	X	X	Hi-Z	Read
連続リード	次アドレス	L	X	X	X	Н	Н	L	Н	Hi-Z	Read
連続リード	次アドレス	L	X	X	X	Н	Н	L	L	DQ	Read
連続リード	次アドレス	L	X	X	Н	X	Н	L	Н	Hi-Z	Read
連続リード	次アドレス	L	X	X	Н	X	Н	L	L	DQ	Read
固定リード	現アドレス	L	X	X	X	Н	Н	Н	Н	Hi-Z	Read
固定リード	現アドレス	L	X	X	X	Н	Н	Н	L	DQ	Read
固定リード	現アドレス	L	X	X	Н	X	Н	Н	Н	Hi-Z	Read
固定リード	現アドレス	L	X	X	Н	X	Н	Н	L	DQ	Read
ライト開始	現アドレス	L	X	X	X	Н	Н	Н	X	Hi-Z	Write
ライト開始	現アドレス	L	X	X	Н	X	Н	Н	X	Hi-Z	Write
ライト開始	外部からラッチ	L	L	Н	L	Н	L	X	X	Hi-Z	Write
連続ライト	次アドレス	L	X	X	X	H	Н	L	X	Hi-Z	Write
連続ライト	次アドレス	L	X	X	Н	X	Н	L	X	Hi-Z	Write
固定ライト	現アドレス	L	X	X	X	Н	Н	Н	X	Hi-Z	Write
固定ライト	現アドレス	L	X	X	Н	X	Н	Н	X	Hi-Z	Write
スリープ	(使用せず)	Н	X	Χ .	X	X	X	X	X	Hi-Z	X

〈表4-4〉シンクロナス・パイプライン・バースト SRAM のサイクル定義

でチップ・イネーブルにしてアドレスを与えると、2クロック後にデータが出てきます。 外部回路ではこのデータをラッチすればよいというわけです.

先頭アドレスは最初の ADSP クロックでラッチされ、メモリ・セルへのアクセスが始 まっていて、次のクロックではメモリからデータが出てきて、さらに次のクロックで出力 バッファのラッチにデータが取り込まれているというイメージで良いでしょう.

▶ リード動作2:バースト・リード


バースト・リードのときの動作を図4-24に示します.動作開始時点ではシングル・リ ード動作と同じですが、2クロック目以降でADVをアサートしているところが目新しい ところです.

アドレスをラッチした段階で、メモリ・セルへのアクセスはすでに始まっていますから、 次のクロックでアドレスを変更してもよいわけです。そこで、ADVをアサートすると、 内部のバースト・カウンタによって下位2ビットのアドレスが更新されて、2クロック後 にはまた新しいアドレスのデータが出てきます。

図では途中でADVをネゲートしたときの動作も示しています. ADV がネゲートされ てもリード動作自体は継続するので、データは出つづけます、再度 ADV がアサートされ ると、バースト・カウンタが進み、2クロック後に次のデータが出てきます。

▶ ライト動作1:シングル・ライト

シングル・ライト動作は図4-25のようになります、この例ではADSPのほうを使って いるので、ライト制御信号やデータは2クロック目で与えます、ADSCを使う場合には同 時に与えることが可能です。



▶ ライト動作2:バースト・ライト

バースト・ライト動作を示したのが図4-26です。最初のライト動作はシングル・ライトと同じです。2回目以降はADVと同時にデータを与えることでデータの受け渡しとアドレスを進めるという動作になります。リード時と異なるのは、データとADVが同時になることです。


内部ブロックを見てもわかるとおり、このときデータ側は入力ラッチに取り込まれ、アドレスはインクリメントして、次のサイクルでの書き込み動作完了を待つという形になります.

ADSPの次のサイクル,つまり先頭データ書き込み時点でADVをアサートしてはいけません.これを行うと、まだ先頭データの書き込み動作が行われていないのにアドレスが一つ進んでしまうことになります.


図では、ADSPによるライト動作の直後にADSCを使った書き込みサイクルも書いてあります。このクロックの時点ではシンクロナス・パイプライン・バーストSRAM内部では書き込み動作も行われているわけですが、外部ラッチはすでに次のコマンドを受け付けられる状態にあるので、ADSCによるアドレスやデータ・ラッチを行うことができるというわけです。

● シンクロナス・バースト SRAM

シンクロナス・バーストSRAMの内部ブロックは図4-27のようになっています。シンクロナス・パイプライン・バーストSRAMとほとんど同じですが、出力バッファにラッ



〈図4-27〉 シンクロナス・バースト SRAMの内部ブロック



チがないという点が異なります.

ラッチがないぶん、データが出てくるのはパイプライン・バースト・タイプのものよりも1クロック早くなりますが、逆にクロック周波数は上げにくくなります。


先に取り上げたCypress社のシンクロナス・パイプライン・バーストSRAM は最高クロック 166 MHz ですが、同じ系列のシンクロナス・バーストSRAM は 117 MHz が最高クロック周波数となっています。

かつてのパソコンの外部キャッシュで一般的に使われていたのはシンクロナス・パイプライン・バースト SRAM のほうで、シンクロナス・バースト SRAM はほとんど使われていませんでした。

● 実際のシンクロナス・バースト SRAM

シンクロナス・バーストSRAMの実例としてCypress社のCY7C1345Bを取り上げてみました。先に紹介したCY7C1347Bと同様に128 K × 36 ビットという構成のもので、内部プロックは図4-28 のようになっています。プロック図からもわかるとおり、CY7C1347Bと比べると出力レジスタがなくなっているほかはまったく同じといってよいでしょう。制御信号なども $\overline{\mathrm{BW}}_n$ が $\overline{\mathrm{BWS}}_n$ と名前を変えている程度で、まったく同じですので、シンクロナス・パイプライン・バーストSRAMの説明を参照してください。

また、ブロック図からもわかるとおり、シンクロナス・バーストSRAMの書き込みサイクルはシンクロナス・パイプライン・バーストSRAMと同じですので、ここではリー




〈図4-28〉⁽⁷⁾ CY7C1345Bの内部ブロック


ド動作についてのみ説明を行います.

● シンクロナス・バースト SRAM のシングル・リード動作


シンクロナス・バーストSRAMのシングル・リード動作を図4-29に示します.シンク ロナス・パイプライン・バーストSRAMと異なるのは、データが出てくるのが ADSP を アサートした次のクロックになっていることです.

● シンクロナス・バースト SRAM のバースト・リード動作 シンクロナス・バーストSRAMのバースト・リード動作を図4-30に示します.シング





〈図4-30〉(7) シンクロナス・バースト SRAM のバースト・リード動作



ル・リードと同様、バースト・リードでもアドレスを与えた次のクロック、また ADV を アサートしたときにも次のアドレスのデータは一つあとのクロックで出てくるため、パイプライン・バースト・タイプに比べると全体として1クロックぶん詰まったような動作波形になります。

図では、ADSPによるバースト・リードのあとにADSCによるシングル・リード・サイクルが追従しています。ADVのアサートが不要になった(最終アドレスまで指示し終えた)

段階で、次のアドレスが与えられるので、4回目のデータのリードと次のアクセス・アドレスを与える ADSC が同時に行われることになります。

4.5 SRAM ボードの製作

SRAMを実際に使ってみるため、ISAバス(PC104)に接続するバッテリ・バックアップ付きの非同期SRAMボードを製作してみました。


今回製作した回路を図4-31 (p.142) に、回路中のPLD (MEMDEC) の内部回路を図4-32 に示します。メモリは8ビット幅で、ISAバスのD0000h~DFFFFhの64 Kバイトの領域を専有するようにしてみました。ただ、最近のパソコンの場合はさまざまなオプション・カードが実装されるため、この領域が必ず空いているかどうかはわかりません。念のためWindowsを立ち上げて「マイコンピュータ→プロパティ→デバイスマネージャ→コンピュータ→プロパティ→メモリ」と選択して、表示される内容を見て空き領域となっているか確認しておいたほうがよいでしょう。


では、このボードの回路とISAバス動作について説明していくことにします。

● ISAバス・メモリ・サイクルの注意点

ISAバスは、元祖IBM PCの1 Mバイト空間をもつ8ビット・バスをベースにして、16 Mバイトの空間をもつ16ビット・バスに拡張したものです。互換性維持に相当気を使ったということは、カード・エッジが二つに分かれて、16ビット拡張関係の信号はすべて小さいほうの(追加された側の)カード・エッジに割り付けられていることからも伺い知ることができます。

〈図4-32〉 PLDの回路





このほか,信号関係でもやはり互換性維持のための細工をいくつも見ることができます。 この拡張に伴う部分や、メモリ空間を使用するうえで気を付けなくてはならない信号に ついて触れておきます。

なお,以下の説明ではISAバスのカード・エッジのうち,パネルに近い側(幅の広い側)を8ビット・バス部分,もう一方を16ビット拡張部分と仮に呼ぶことにします.

▶ アドレス

アドレス・バスは、8ビット・バス部分には $SA_0 \sim SA_{19}$ があり、16ビット拡張部分には $LA_{17} \sim LA_{23}$ という具合に別の信号名となるうえにオーバーラップして存在しています。PC/ATの場合、メイン・メモリも ISA バス上に拡張していくという思想になっていました。このため、1 M バイト (100000h 番地)以上の領域に 128 K バイト単位で拡張メモリ・カードを簡単に配置できるように、 LA_{17} までもっていると考えればよいでしょう。

▶ メモリ・リード/ライト信号

メモリ・リード/ライト信号は、8ビット・バス部分には $\overline{\rm SMEMR}$ と $\overline{\rm SMEMW}$ という信号がある一方で、16ビット拡張部分には $\overline{\rm MEMR}$ と $\overline{\rm MEMW}$ という信号が用意されています。

両者はまったく同じ意味のようですが、アサートされる範囲が異なります。 $\overline{\text{MEMR}}$ 、 $\overline{\text{MEMW}}$ は ISA バスのメモリ・アクセス動作のときには必ずアサートされますが、 $\overline{\text{SMEMR}}$ 、 $\overline{\text{SMEMW}}$ は 1 M バイト以下の空間 (000000h \sim 0FFFFFh) をアクセスするときだけアサートされます。

これは下位互換性維持のためです。8ビット・バスのほうのメモリ空間は1 Mバイトなので,アドレスは20本($SA_0 \sim SA_{19}$)しかありません。このため,8ビット・バス側のアドレスを見ているだけではCPUが0番地をアクセスしたのか,100000h 番地をアクセスしたのか,200000h 番地なのか…といった区別がつきません。もし,旧来の8ビット・バス・カードをISA バスに入れた場合,1 Mバイト以上の空間をアクセスしたときにも \overline{SMEMR} や \overline{SMEMW} がアサートされてしまうとまずいことになります。このため, \overline{SMEMR} や \overline{SMEMW} は1 Mバイト以下の空間のときだけアサートされるような仕様になっているわけです。

今回のSRAMボードは0D0000h~0DFFFFh番地に置いたので、SMEMR、SMEMW を使用しています。

▶ リフレッシュ

ISAバスにDRAMを使ったメイン・メモリを拡張するという発想があったため、リフ

レッシュ・サイクルが約15.6 μsごとに発生します。この動作は、REFRESH信号がアサ ートされるとともに、アドレスの下位8ビット(SA₀~SA₇)にリフレッシュ・アドレスが 乗り、メモリ・リード・サイクルが生成されます*1.

これはダミーのメモリ・リード・サイクルのようなものなので、今回は念のため応答し ないようにしました.

▶ ウェイト関係

ウェイト関係の信号も今回は使用しませんでしたが、一応説明しておきましょう。

ISAバスの場合、CPUのバス・サイクルを延長するためのウェイト信号(IOCHRDY) と、バス・サイクルを短縮して速度(性能)を引き上げるSRDY(ZWSや0WSなどと表記 される場合もある)信号があります.

IOCHRDY は、ターゲット側がホストの要求にすぐ応答できない場合に、バス・サイク ルの終了を待たせるものです. Lレベルでノット・レディ, すなわちウェイトという意味 になります。ISAバスのプルアップ抵抗のおかげで通常はHレベルになっているので、何 もしなければウェイトはかからず、通常のバス・サイクルが実行されるだけということに なります.


SRDY信号は、逆にバス・サイクルを短縮できる信号です。ISAの場合、16ビット・メ モリ・アクセス(MEMCS16をアサートする)は3サイクルで完了できるのですが、同じよ うに通常6サイクルかかる8ビット・メモリ・アクセスを3サイクルに短縮するために用 意されたものです.

● 8ビット・メモリ・サイクル

ISAバスの8ビット・メモリ・アクセス・サイクルを図4-33に示します. 標準サイクル, IOCHRDYを使った1ウェイト挿入例、そしてSRDY信号を使ったノー・ウェイト・アク セスの動作例を並べてみました.

SYSCLK は通常は8 MHz なので、1周期が125 nsとなります。今どきのSRAMではア クセス・タイム 100 ns 以下というものもごく普通ですので、非常にゆっくりとしたバ ス・サイクルであるといえます.8ビット・メモリ・サイクルは、ウェイトをかけなけれ ば6サイクルで完了します。

^{*1:}リフレッシュ・サイクルは、IBM PCやPC/XTではDMAコントローラのチャネル0を定 周期で稼働させることで行っていたが、PC/ATではDMAではなく専用回路でリフレッシュ・タ イミングを生成するようになっている.



BALEが "H" の間にアドレスが変化し、アドレス $(SA_0 \sim SA_{19})$ が制定してから、 BALEが "L" になり、コマンド(SMEMR/SMEMW)がアサートされてアクセス開始で す.

上位アドレスであるLA₁₇~LA₂₃は、BALEが "L" になったあとは規格上は不定とな りますので、デコード結果をBALEでラッチしておくなり、LAそのものをラッチする必 要があります。現実のマザー・ボードではわざわざLAを変化させるという意味はないた め、実際には不定にはならず、SAと同様に出たままになっているのが普通ですが、一応 気を付けておいたほうがよいでしょう.

今回は配置するアドレスが1 Mバイト以下の領域(0D0000h)ですから、LA は使わない ので気にしなくて大丈夫です.

ライト時には、コマンド(SMEMW)をアサートするのよりも早くデータを制定します. メモリ側は、SMEMW の立ち上がりエッジでデータを取るので、セットアップ時間に関 してはかなり余裕が期待できるといえるでしょう.

コマンドをアサートしたあと、ホストはクロックの立ち上がりに同期してIOCHRDY 信号を監視します。もし"L"になっていれば、ウェイトを挿入します。

今回はとくにウェイトは必要ないので、そのままデフォルトのタイミングのまま進行します。6サイクル目の終わりでコマンドがネゲートされます。リード時には、このタイミングでデータが取り込まれます。

● SRAMメモリ・ボードの基本設計

SRAMメモリ・ボードの回路図を見ていきます。今回使用したのは $1\,\mathrm{M\,E}$ ット($128\,\mathrm{K\,E}$)のメモリ・デバイスですが、メモリ領域としては $64\,\mathrm{K\,E}$ バイトぶんしか使わないので、アドレスの最上位ビット(A_{16})は "L" に固定しておきました。次に回路の各部分について説明しておきましょう。

▶ アドレス・バッファ

メモリに与える $SA_0 \sim SA_{15}$ のアドレスにはバッファを入れています。バッファは74LS244でもよいのですが配線が楽になることから、74LS245を使用してディレクションを固定して使っています。

▶ データ・バッファ

データのほうは双方向にする必要があるので、74LS245で受けています。ゲートを開いたままにして、メモリへのリード信号でディレクション制御を行うというやりかたをしました。今回はPLDでメモリのリード信号は $\overline{CS_1}$ がアサートされているときだけ出るようにしていますので、この方法が使えます。

▶ PLD (MEMDEC)

PLDは、メモリへのチップ・セレクト、 \overline{OE} 、 \overline{WE} を作成するのに使っています。図4-32に示した内部論理でわかるとおり、チップ・セレクト信号はリフレッシュ・サイクル以外で、アドレスの上位 $(SA_{16} \sim SA_{19})$ が $Dh(D0000h \sim DFFFFh$ をSRAMボードの空間にしたため)、およびBALE = "L" のときに選択されるようにしています。

また、メモリのリード/ライト信号はチップ・セレクトと $\overline{\text{SMEMR}}/\overline{\text{SMEMW}}$ がアサートされたときに出るようにしています。

▶ バックアップ電源切り替え

バッテリ・バックアップのポイントとなるのは、電源切り替えとチップ・セレクト信号制御です。今回は簡単のため、単純に V_{CC} とバッテリ(CN_2 に3.6 Vの電池)のダイオードORを取るだけにしましたが、ダイオードの順方向降下電圧には注意が必要です。電源電圧が供給される電源電圧よりも極端に低くなると、動作電圧範囲外になったり入力ピンの

電圧が電源電圧よりも高くなるといったことが起きる可能性があるためです.

▶ チップ・セレクト制御

バッテリ・バックアップのためには、メモリのチップ・セレクト信号をネゲートしなくてはなりません。また、今回は $\overline{\text{CE}_1}$ だけを制御に使っていますが、消費電流を低く保つためには $\overline{\text{CE}_1}$ を電源電圧に近い値 (CY62128の場合には V_{CC} - 0.2 V以上) に保たなくてはなりません。今回はこのための制御として、電源監視ICである ADM708(アナログ・デバイセズ)と74HCシリーズのCMOS ゲートによる回路を組んでいます。


ADM708は本来はCPUのリセット信号生成用のデバイスです。この手の電源監視用のICにはいくつも種類があり、SRAMのバッテリ・バックアップ用に電源切り替え回路やチップ・セレクト制御機能を内蔵したものもあります。これらを使うと回路は非常に単純になるのですが、デバイスの価格が少々高いのが難点です。

今回使用した ADM708 のピン配置と内部のブロック図を図4-34 に示します。電源の切り替えでは、電源電圧がどこまで落ちたらホストからの信号を無視してバックアップ状態にするかというのがポイントですが、個別部品で行うのはなかなか面倒なものです。


ADM708の場合、ブロック図でわかるとおり、内部に4.40 V と 1.25 V の生成回路をもっていて、4.40 V のほうが V_{CC} と比較されて、リセット生成回路に入っています。電源電圧が4.40 V 以下になると、RESET/RESET 信号がアサートされる (RESET は "H" にRESET は "L" になる)というしくみです。

回路の動作を図4-35に示します. V_{CC} 自体が低下していくので、RESETのほうの出力電圧も連動して下がってしまうため、今回はRESET側の出力を使います. 電源電圧が

〈図4-34〉 ADM708のピン配置とブロック図



〈図4-35〉 バックアップ回路の動作



ADM708の動作範囲外になったときにもLレベルを確保するためにプルダウン抵抗を付け、これを74HC14のシュミット・トリガのゲートで受けました。74HC14と次段にある74HC32の電源ピンは、SRAMの電源ピンと共通になっています。

これにより、ADM708の \overline{RESET} が"L"になると74HC32の出力ピンが強制的に"H"となり、SRAMの $\overline{CE_1}$ がネゲートされるため、スタンバイ状態になるというわけです。

● SRAMメモリ・ボードの動作確認

完成したSRAMメモリ・ボードを動作させてみました。MS-DOSモードで起動して DEBUGコマンドを使って,D0000hからデータをリード/ライトしてみます。正常に動く ことが確認できたら,バックアップ電源コネクタ (CN_2)に電源を供給してパソコンの電源 を落とします。消費電流は $40~\mu$ A程度でした。再度起動して,先ほど書き込んだアドレスを読むと,書き込んだデータが読み出されるので,きちんとバックアップされていたことがわかります。

D0000hからの領域はPC/ATの拡張BIOS領域なので、SRAMにヘッダなどを付けたデータを書き込んでおくとOS起動前にCALLされます。いろいろと独自の細工をするプログラムを置いてみるというのも面白いでしょう。

フラッシュ・メモリなどと違って書き換えは簡単で、1バイト単位で書き換えできるうえ、書き換え時間もかかりません。バッテリを抜けばデータは消えるので、ROM化するまえの段階でいろいろな実験をするのにも便利でしょう。

第5章

特殊なSRAMの構造と使い方

ここでは、特殊な用途のSRAMとして、前章で簡単に触れたデュアル・ポートSRAMとFIFO(First In First Out)について解説します。

5.1 デュアル・ポートSRAM

デュアル・ポートSRAMはクロックに非同期のものと、クロック同期で動くタイプの2種類があります。同期型は単に非同期タイプのものの外部にラッチを付けたというものではなく、シンクロナス・バーストSRAMのように自動的にアドレスをインクリメントしていくような機能ももたせています。

また、非同期型では左右両ポートから同一アドレスへのアクセスが行われて衝突した場合に、BUSY 信号によってあとからアクセスしにきた側が待たされますが、同期型の場合にはこのような制御はなく、双方のアクセスを非同期に行うことが可能です。

● 非同期型デュアル・ポート SRAM

非同期型のデュアル・ポート SRAM の例として、Cypress 社の CY7C019 を見ていきましょう。CY7C019 の内部 ブロックは図5-1 のようになっています。

中央部分にあるのがデュアル・ポート・メモリ・アレイで、二つのアドレスを同時に受け付けられるようにした記憶素子がならんでいます。その下のブロックが両者のアクセスの衝突が起きたときのアービトレーション、および割り込みやセマフォ機能といった付録的な機能や複数接続してビット幅を拡張するための信号制御などを実現した部分です。


デュアル・ポートSRAMの場合、双方のアクセスがいつ発生するかは予想できません。 片方がメモリ・セルの内容を更新しているときに同じアドレスを読み出そうとしたような 場合には、あとからきたアクセスを待たせる必要が出てきます。このため、BUSY信号を 用意しています.

複数のデュアル・ポートを接続する場合、それぞれのアクセス調停ロジックが単独でアービトレーションを行うと、きわどいタイミングで双方のアクセスが衝突した場合、あるデバイスはLEFTポートにアクセス権を与えてRIGHTポートにBUSYを返したが、他のデバイスは逆にRIGHTポートにアクセス権を与えてLEFTポートにBUSYを返すということが起きてしまいます。このために設けられたのがマスタ/スレーブ機能で、マスタ・デバイスのアービトレーション機構の判定結果にスレーブ・デバイスが追従するという形をとります。

デバイスのマスタ動作/スレーブ動作を決定するのがM/S信号で、"H" ならばマスタ・デバイス、"L" ならスレーブ・デバイスになります。マスタ・デバイスの \overline{BUSY} 信号は出力ですが、スレーブ・デバイスは \overline{BUSY} 信号が入力ピンになります。


● CY7C019のピン配置

CY7C019のピン配置を**図5-2**に示します. 100ピンのTQFPパッケージですが,左右対称に分かれていることがわかります.



● CY7C019の信号線

デュアル・ポート SRAM はメモリ・アクセスのための信号をすべて 2組ずつもっており、両方とも同等に扱われます。このため、デュアル・ポート SRAM では便宜上、それぞれのポートを LEFT ポート、RIGHT ポートと呼んでいて、それぞれの信号名にも LやRの文字を付けて区別しています。ただ、機能的にはまったく等価なので、以下の説明のなかでは LやRの表記は省略しています。



▶ A₀~A₁₆ (アドレス・バス)

アドレス・バスです。CY7C019は128 K×9ビットのデュアル・ポートSRAMなので、アドレスは17本あります。非同期SRAMと同様にバースト転送やリフレッシュなどはないので、アドレス・ピンのどれをLSBとして使うかは任意ですが、一般には A_0 をLSBとして使うことが普通でしょう。

▶ I/O₀~I/O₈ (データ・バス)

双方向データ・バスです。CY7C019のデータ幅は9ビットなので9本あります。同じシリーズのCY7C018は8ビット幅ですが、 I/O_9 ピンが省略されているほかは同じです。

$ightharpoonup \overline{CE_0}/CE_1$ (チップ・イネーブル 0/1)

チップ・イネーブル信号です。 $\overline{CE_0}$ が "L"(V_{IL} 以下)で,かつ CE_1 が "H"(V_{IH} 以上)のときにデバイスが選択状態になり,与えられたアドレスに対するリード/ライトが行われるようになります。

▶ OE (アウトプット・イネーブル)

 I/O_n を出力モードにして、与えたアドレスのデータを読み出します。 \overline{BUSY} が "L" になっているときは \overline{OE} をアサートしてもデータは不定です。データ・リードは \overline{BUSY} = "H" まで待たなくてはなりません。

▶ R/W (リード/ライト)

ライト動作を行うときに "L" にします. $\overline{CE_0}/CE_1$ (以下両方まとめてCEと略す)とともに用いられて、CEがアサートされて、さらに R/\overline{W} = "L" ならばライト・オペレーションになり、CEがネゲートされるか、 R/\overline{W} が "H" になった時点でデータ・バス上のデータが書き込まれます。

 R/\overline{W} はCEよりもあとから "L" になってもかまいません。ただし、このとき R/\overline{W} が "L" になるまではリード・オペレーションとなるので、データ・バスにはデータが出てきてしまいます。データの衝突が起きないようにするためには、 R/\overline{W} を "L" にしてからデータ・バスがハイ・インピーダンス状態になるまで待ってから、外部回路がデータ・バスをドライブするように設計する必要があります。

▶ BUSY (ビジー)

バス・アービトレーション用の信号です。この信号の方向は M/\overline{S} ピンの状態によって変化します。 M/\overline{S} = "H" の場合はマスタ・モードとなり, \overline{BUSY} ピンは出力になります。このとき,片方のポートからアクセスされているときにもう一方から同じアドレスにアクセスした場合,あとからきた側に \overline{BUSY} 信号をアサートします。

▶ SEM (セマフォ・レジスタ・アクセス)

デュアル・ポート・メモリ自体の機能とは直接関係のないオマケ的な機能ですが, CY7C019にはデュアル・プロセッサ・システムを組んだときに便利なようにメモリのほ かに8個のセマフォ・レジスタと呼ばれるものをもっています.

セマフォ・レジスタにアクセスするときにはSEM 端子をアサートします. このときア ドレスの下位3ビットがセマフォ・レジスタ番号になります。SEMをアサートするとき はCE信号はアサートしてはいけません $(\overline{CE_0} = "L"$ でかつ、 $CE_1 = "H"$ という条件に なってはならない). セマフォ機能の詳細についてはあとで説明します.

▶ INT (割り込み出力)

これもデュアル・ポート・メモリ自体の機能とは直接関係のない付録的な機能です.デ ユアル·プロセッサ·システムなどを組んだ場合, 互いに状態変化や要求などを伝えるた めに割り込みを使うことが多いので、CY7C019では互いに割り込みをかける機能をあら かじめ組み込んでいます.

LEFT側のポートからメモリの最上位番地(1FFFFh番地)に書き込みを行うと, RIGHTポートの INT がアサートされ、RIGHTポート側からこの番地をリードすると、 INTがネゲートされます.逆に RIGHT 側のポートから最上位 – 1番地 (1FFFEh番地)に 書き込みを行うとLEFTポート側のINTがアサートされ、LEFTポート側からこの番地 をリードするとINTがネゲートされます.

INTがアサート/ネゲートされる以外は他の番地と同じように扱えるので、この番地を 1バイトのコマンドを受け渡すのに使用すると便利でしょう。また、割り込み機能を使わ ないならば、この番地を特別扱いにせず、通常のデュアル・ポート・メモリとして使用す ることができます.

■ CY7C019の基本動作機能

CY7C019の基本動作は、リード動作、ライト動作、ビジー状態、割り込み機能、セマ フォ機能、マスタ/スレーブ動作の六つに分類することができます. 以下ではそれぞれの 動作について説明します.

▶ リード動作


図5-3にデュアル・ポートSRAMのリード動作波形例を示します。非同期SRAMと同 様で、アドレスが確定し、 $\overline{CE_0}$ = "L"、 $\overline{CE_1}$ = "H" でデバイスが選択され、 R/\overline{W} = "H"、 OE = "L" によってリード状態が確定するとデータが出てきます. ホスト側はこのデー タを取り込めばよいわけです.

▶ ライト動作


図 5-4 にデュアル・ポート SRAM のライト動作波形例を示します。やはり非同期 SRAM と同様の動作となります。この例では \overline{OE} はネゲートしたまま, R/\overline{W} 信号を先に確定させて,CE 信号で書き込むという動作になっています。図では $\overline{CE_0}$, CE_1 が同時に変化していますが,片方をアサートしたまま,もう片方だけをアサート/ネゲートしてももちろんかまいません。ネゲートされたタイミングで書き込みが行われます.

CEを先にアサートさせておいて、R/Wで書き込みを行う方法ももちろん可能です。この場合には、R/Wの立ち上がりエッジで書き込みが行われることになります。

〈図5-3〉 デュアル・ポート SRAM のリード・ サイクル



〈図5-4〉 デュアル・ポ<mark>ート SRAM</mark>のライト・ サイクル



レビジー

デュアル・ポート SRAM の場合、両方のポートからのアクセスを同時に行うことが可 能ですが、同時に同じアドレスへのアクセスが行われた(衝突が起きた)場合だけは同時に アクセスすることができず、片方のアクセスが終了するまでもう一方を待たせなくてはな りません.このために使用されるのがBUSY信号です.

基本的な動作は先着優先で、先にアクセスした側が優先され、あとからアクセスにきた 側のBUSYがアサートされることになります。一定時間内に両方からのアクセス要求が 発生した場合、CY7C019はどちらか一方のみBUSYをアサートしますが、このときどち らのBUSYがアサートされるのかは保証されていません.

図5-5に、デュアル・ポートSRAMの同一アドレスに左右から同時にアクセスされた ときの動作概要を示します。この例ではLEFTポートが先にアクセスし、アクセス中に RIGHTポートからのアクセスがきたという場面を想定しています. RIGHTポートの BUSY がアサートされ、LEFTポートの動作完了まで待たされます.

〈図5-5〉 デュアル・ポート アクセス デュアル・ポートSRAM CPU#2 CPU#1 SRAM への同時アクセス動作 (a) LEFTポートからアクセス アクセス アクセス デュアル・ポート CPU#2 CPU#1 SRAM BUSY (b) RIGHTポートから同一アドレスにアクセス、LEFT完了までBUSY をアサート デュアル・ポート アクセス CPU#2 CPU#1 SRAM (c) LEFTポートのアクセス完了. RIGHTポートBUSYネゲート デュアル・ポート CPU#2 CPU#1 SRAM

(d) RIGHTポートのアクセス完了


もう少し具体的に波形で示したのが図5-6です。ここでは、先ほどの例と同じように LEFTポートが先着となり、RIGHTポートが待たされたあとに、再度LEFTポートから アクセスがあった場合の波形を示しています。LEFT、RIGHT、LEFT と交互にアクセス されるようすがわかります。

▶ 割り込み機能

デュアル・ポート SRAM を使って複数のプロセッサ間での通信を行う場合,処理の開始依頼や完了通知などのために互いに割り込みを掛けたい場合がよくあります。これをサポートする目的で付加されているのが、CY7C019の割り込み機能です。

割り込み動作とはいっても、すでに説明したライト動作、リード動作を行うという点に変わりはありません.

図5-7に割り込み動作の例を示します。この例ではLEFTポートからRIGHTポートに割り込みを掛けています。LEFTポートから1FFFFh番地にデータを書き込むと(データは任意),RIGHT側の $\overline{\text{INT}}$ 出力がアサートされます("L" になる)。RIGHT側に接続されたCPUなどがこれを受けてRIGHTポート側から1FFFFh番地をリードすると, $\overline{\text{INT}}$ 出力はネゲートされます。このときRIGHT側からは,LEFT側から書き込まれたデータが読み出されます。



▶ セマフォ機能

デュアル・ポート SRAM の両側に CPU が接続されたときには、両方で共有しているメ モリや I/O などへのアクセスを一定期間片方だけが専有して行いたいような場合がよくあ ります.


このような、排他的な処理を行うためによく使われるのがセマフォという一種のフラグ です。セマフォを獲得したいときにセマフォにアクセス件を要求します。このとき、アク セス権が獲得できれば獲得を示すデータが、また獲得できなければ使用中を示すデータが 返ります。そして、共有しているリソースへのアクセスが終わったら、セマフォに対して 解除コマンドを送ります.

もっとも単純なセマフォは、レジスタとメモリ内容の交換命令(xCHG命令)によるもの でしょう. ある程度の規模のシステムに配慮したプロセッサでは. XCHG命令の実行中 (リードから次のライトまでの間)を一連の処理としてバス・ロック信号を出すようになっ ているものが多く見られます.このとき,バス・ロック信号がアサートされている間はほ かのプロセッサなどがバスを使えないようにハードウェアを設計しておくわけです。

このときの動作を図5-8、図5-9に示します.

共有メモリの初期値を "1" にしておいて, CPUのレジスタを "0" にして xCHG 命令を


〈図5-7〉 CY7C019の割り込み機能の 動作



実行します.メモリが "0" になり、レジスタには "1" が入ります.レジスタが "1" になっていれば、アクセス権を獲得できた(セマフォが取れた)と判定して、共有リソースへのアクセスを行います.このときに、もう一方のプロセッサがやはりレジスタを "0" にして XCHG 命令を実行すると "0" が読めます. "0" のときはセマフォが取れなかったということになるので、再度 XCHG を実行するということを繰り返します.


一方、最初にセマフォを取ったCPUは共有リソースへのアクセスが終わったらセマフォに "1" を書き込みます(セマフォを返す). このあと、もう一方が \mathbf{x} CHG命令を実行すると、今度はめでたく "1" が読み出され、(メモリは再び "0" になる)セマフォが取れたことがわかるわけです。

<図5-8〉 XCHG命令によるセマフォ 動作(その1)




この例では、デュアル・ポートSRAMではなく、シングル・ポート+アービタという 構成でしたので、こうした方法が取れましたが、デュアル・ポートSRAMでこれを行う にはさらにバス・ロック信号などを追加しなくてはならないことや、バス・ロックを使う とアドレスが重複しなくてもロックされてしまうのでは効率が悪くなります。また、こう したバス・ロック機構のないCPUもあることから、CY7C019ではデュアル・ポート SRAM内部にセマフォ機能を追加しています。

図5-10に、CY7C019に組み込まれたセマフォ機能の動作を示します。内部にはLEFT 用とRIGHT用にそれぞれフラグがあるというイメージです。図では、まずLEFT側(CPU#1)がセマフォを獲得し、RIGHT側がセマフォを獲得にきたが失敗し、LEFTがセ



〈図5-10〉 CY7C019のセマフォ動作



マフォを返却したあとでRIGHTがセマフォを獲得するという,一連の動作を示しました. まず、二つのフラグは初期状態ではどちらも"1"になっています(①).ここで、 LEFT 側から "0" が書き込まれるとLEFT 側のセマフォ・フラグが "0" になります(②). LEFT側からセマフォ・フラグをリードすると"0"が読み出されます(③). RIGHT側は 変化しませんが、ここで一種の書き込みロックが働いたようになって、変更が行えなくな ります(③の図では点線で示した). ただ,ここでRIGHT側から"0"を書き込むとセマ フォ・フラグは更新されませんが、「セマフォ要求があった」ということは記録されます (④). RIGHTポートのセマフォ・フラグは更新されませんから、読み出すと"1"が読み 出されます((5)).

LEFTポート側はセマフォが必要なくなると"1"を書き込んでセマフォを返却します. このとき、④のステップで RIGHT ポートからのセマフォ待ちになっているため、 CY7C019は直ちにRIGHT側のセマフォ・フラグを"0"、LEFTポート側を"1"でロッ クします(⑥). ここで、RIGHT側がセマフォ・フラグをリードすると "0" が読み出され、 CPU#2がセマフォが獲得できたことを知ることになります(⑦).

このあと、RIGHTポート側からセマフォを解放するまで、LEFT側からのセマフォ要 求がなければ、RIGHTポート側からの解放によってアイドル状態に復帰します(⑧).

▶ マスタ/スレーブ機能

デュアル・ポートSRAMのビット幅を拡張したい場合には、複数のデュアル・ポート SRAMを並べることになりますが、このとき図5-11(a)のように、両方のBUSYのOR条 件にするとCPU#1とCPU#2が微妙なタイミングでほぼ同時にアクセスされた場合、そ れぞれのチップごとに優先アクセスさせるポートが変わってしまう場合がでてきます。こ のとき、BUSYのORをとっていると両方ともBUSYが返るため、システムがハングアッ プしてしまいます.

これを避けるため、通常複数のデュアル・ポートSRAMがあったときに一つをマス タ・デバイス、他をスレーブ・デバイスとして、そのマスタ・デバイスの優先判定結果に スレーブ・デバイスが従うようにすることができるようになっています. これが図(b) の接続です.

CY7C019の場合, M/Sピンがあり, このピンが"H"ならマスタ・デバイス, "L"な らばスレーブ・デバイスになります. 図ではRAM#1がマスタ・デバイス, RAM#2がス レーブ・デバイスです。スレーブになった場合、BUSY ピンが入力ピンとなり、マスタの 判定結果を受け付けるようになります.


これによって、外部で特別な回路を組んだり、専用の信号ピンを追加することなしに、 先ほどのような判定がバラバラになるという問題が回避されるというわけです。

● 同期型(シンクロナス)デュアル・ポートSRAM


シンクロナス・デュアル・ポート SRAM の例として、CY7C09199 を取り上げてみます。 CY7C09199 は、CY7C019 と同様 $128 \, \mathrm{K} \times 9$ ビット構成のデュアル・ポート・メモリです。 ブロック図は図 5-12 のようになっています。 各信号ピンともクロックでサンプリングされて動作することがわかります。

デュアル・ポート・メモリとしての機能はそのままですが、クロックに同期して動くため、非同期型にあったようなアービトレーション機構はありません。また、セマフォ機能も削除されています。かわりに、最初に与えたアドレスから連続リード/ライトできるようなカウンタ機構が組み込まれています(Counter/Address Register Decode)。FT/Pipeというピンは、シンクロナス・パイプライン・バーストSRAMとシンクロナス・バーストSRAMの違いのようなもので、データ・リード時にデータを1回ラッチして次のクロックで出力するか(パイプライン動作)、直接出力するか(フロー・スルー動作)を選択する


〈図5-11〉 デュアル・ポート SRAM の マスタ/スレーブ動作



(a) デュアル・ポートSRAMを単に複数つなぐと判定が食い違うことがある



(b) 一つだけをマスタに、ほかはスレープにして連動して動かす




ものです.シンクロナスSRAMのときと同様に、パイプラインのほうが最高クロックを高くとることができます.

● CY7C09199のピン配置

CY7C09199のピン配置を図5-13に示します。CY7C019と同様,100ピンのTQFPパッケージで,左右対称に分かれていることがわかります。

● CY7C09199の信号

CY7C09199の信号もCY7C019と同様,左右両ポート対象に2組の信号をもっています。



ここではとくに断りのないかぎりLEFT, RIGHTの区別はしないで記載します.

CY7C09199の各信号タイミングは、クロック(CLKピンに入力)の立ち上がりエッジか ら規定されます。なお、以下ではとくに断わらないかぎり、クロック・エッジは立ち上が りエッジを指します.

▶ A₀~A₁₆ (アドレス・バス)

アドレス・バスです。 先に触れたとおり、CY7C09199は128 K ワード×9ビットのデュ アル・ポート・メモリですので、アドレスは17本あります。

CE₀, CE₁信号, およびADSがアサートされているときのクロック・エッジでアドレス がラッチされます.

▶ I/O₀~I/O₈ (データ・バス)

データ・バスです。データ・ライト時はクロック・エッジでデータが取り込まれ、デー タ・リード時はクロック・エッジからデータが出はじめるので、外部回路は次のクロッ ク・エッジでデータを取り込みます. リード時、FT/Pipeピンによって、データが出て くるタイミングが変わることに注意が必要です.

▶ CE₀/CE₁ (チップ・イネーブル0/1)

チップ・イネーブル信号です. クロック・エッジがきたときに $\overline{\text{CE}_0}$ が "L"(V_{IL} 以下) で、かつ CE_1 が "H" (V_H 以上)のときにデバイスが選択状態になり、リード/ライトが行 われるようになります。リードになるか、ライトになるかは同じクロック・エッジで与え られるR/W信号の状態によって決まります。また、アクセスするアドレスは \overline{ADS} や CNTENによって決まってきます.

▶ OE (アウトプット・イネーブル)

I/O_nを出力モードにして、与えたアドレスのデータを読み出します。データが出てく るタイミングでOEが "L" になっていれば、データが出てきますが、"H" になっていれ ばデータ・バス $(I/O_0 \sim I/O_8)$ はドライブされず、ハイ・インピーダンス状態のままです.

▶ R/W (リード/ライト)

ライト動作を行うときに "L" にします. $\overline{\text{CE}_0}/\text{CE}_1$ (以下両方まとめてCEと略す)とと もに用いられて、クロック・エッジでCEがアサートされてさらに R/\overline{W} = "L" ならばラ イト・オペレーションになり、CEがアサートされて R/\overline{W} = "H" ならリード・オペレー ションになります.非同期デュアル・ポートSRAMと違って、クロック・エッジでサン プリングされるので、必ずCE信号と同じクロック・エッジで確定させなくてはなりませ h.

▶ CNTEN (カウンタ・イネーブル)

CY7C09199のアドレス・ラッチはカウンタとしての機能ももっていて、最初にアクセスしたアドレスから順に連続領域をアクセスできるようになっています。シンクロナス・バーストSRAMのバースト転送と似ていますが、シンクロナス・バーストSRAMが下位2ビットしかカウントできないのに対して、CY7C09199の場合には全アドレスがカウント可能である点が異なります。

この機能を使うときに使われるのが $\overline{\text{CNTEN}}$ です。クロック・エッジで $\overline{\text{CE}(\overline{\text{CE}_0},\ \text{CE}_1)}$ がアサートされている状態で $\overline{\text{CNTEN}}$ がアサートされているとこのモードになり,クロック・エッジがくるたびにアドレスがインクリメントされ,次のアドレスのデータが出てきます。 $\overline{\text{CNTEN}}$ をネゲートしておくとアドレスは進みません。

なお、ADSがアサートされているときには、CNTENは無効になります.

▶ ADS (アドレス・ストローブ)

 $A_0 \sim A_{16}$ に与えたアドレスをアクセスするアドレスとして与えるための信号です。クロック・エッジでCE がアサートされ、さらに \overline{ADS} もアサートされていると、デュアル・ポートSRAM は $A_0 \sim A_{16}$ をアクセス・アドレスとして内部にラッチします。

もしCEがアサートされたクロック・エッジで \overline{ADS} がネゲートされていると、現在のアドレスがアクセス対象となります。また、このとき \overline{CNTEN} 信号がアサートされていれば、アドレスが自動的にインクリメントします。

▶ CNTRST (カウンタ・リセット)

クロック・エッジでCEがアサートされて、さらに $\overline{\text{CNTRST}}$ がアサートされていると、アクセス・アドレスがゼロに戻ります。 $\overline{\text{CNTRST}}$ は $\overline{\text{ADS}}$ や $\overline{\text{CNTEN}}$ とは関係なく動作し、アドレスを強制的にゼロにします。これにより、たとえば $\overline{\text{CNTEN}}$ を $\overline{\text{CNTEN}}$ を $\overline{\text{CNTEN}}$ を定期的にアサートすれば、巡回バッファのように同一箇所をグルグルと連続アクセスすることができます。

▶ OE (アウトプット・イネーブル)

リード時には必ずアサートする必要のある信号です.ブロック図を見てもわかるとおり、この信号はクロックに非同期です.リード/ライトが交互に発生するような場合に、アサート/ネゲートするタイミングに気を付ける必要があります.

▶ FT/Pipe (フロー・スルー/パイプライン)

ブロック図を見るとわかりますが、CY7C09199はリード時にメモリ・セルから出てきたデータをそのまま I/O ピンに出力することで、アドレスを与えられた次のクロックでデ

ータを出力するフロー・スルー(Flow-Through)モードと、メモリ・セルから出たデータ をいったん内部のラッチに取り込んで出力するパイプライン(pipelined)モードの二つの 動作モードをもっています.

データが出てくるタイミングは内部ラッチを通るぶん、パイプライン・モードのほうが 1クロック遅くなりますが、タイミング上はパイプライン・モードのほうが厳しく、フロ ー・スルー・モードのほうが楽になります。アクセス速度の面では、単発アクセスの場合 にはフロー・スルーの1クロックに対して、パイプラインは2クロックかかり不利ですが、 CNTEN機能を使ってある領域を連続アクセスさせる場合にもその差は1クロック(たと えば16バイト転送するならフロー・スルーの16クロックに対してパイプラインは17クロ ック)ですので、全体として見たときの性能差は小さくなっていきます.

● CY7C09199のアクセス動作

CY7C09199の動作は、OE以外についてはクロック・エッジで各信号がどの状態になっ ているかによって決まります.

表5-1にリード/ライト・オペレーションを、表5-2にアドレスのラッチ/インクリメン ト機構の動作条件を示します。

		入力ピン			入出力ピン	動作モード		
ŌĒ	CLK	CE ₀	CE ₁	R/W	I/O ₀ ~I/O ₈	3011 4		
X	†	H	X	X	ハイ・インピーダンス	非選択		
X	†	X	L	X	ハイ・インピーダンス	非選択		
X	1	L	Н	L	データ入力	ライト		
L	1	L	Н	Н	データ出力	リード		
Н	X	L	Н	X	ハイ・インピーダンス	出力ディセーブル		

〈表5-1〉CY7C09199のリード/ライト動作モード

〈表5-2〉CY7C09199のアドレス・カウンタ・コントロール

		入力ピ	ン		入出力ピン			
$A_0 \sim A_{16}$	前回のクロッ ク・エッジで の A ₀ ~ A ₁₆	CLK	ADS	CNTEN	CNTRST	I/O ₀ ~I/O ₈	モード	動作状態
X	X	†	X	X	L	D(0)	リセット	アドレス・カウンタを0にする
A(n)	X	1	L	X	Н	D(n)	ロード	外部アドレスをラッチ
X	A(n)	1	Н	Н	Н	D(n)	ホールド	前回のアドレスのまま保持
X	A(n)	†	Н	L	Н	D(n+1)	インクリ メント	カウンタ・イネーブル

リード/ライト動作の出力ディセーブルというのは、内部的にはリード動作は行われているものの、外部への出力バッファが閉じるためデータが出てこないということを示します.

また、アドレス・カウンタ・コントロールの表のD(n)はアドレス A(n)のデータであることを示しています。この表では、フロー・スルー・モードでの動作を示しているので、パイプライン・モードの場合には「前回のクロック・エッジでの $A_0 \sim A_{16}$ 」を「前々回のクロック・エッジでの $A_0 \sim A_{16}$ 」と読み替えてください。


▶ リード/ライト動作

図5-14にアクセス動作の一例を示します。この例はパイプライン・モード $(\overline{FT}/Pipe$ ピンを "H")にしたときの動作で、リード/ライト/リードという順番でのアクセスを行っています。

フロー・スルー・モードで動作させた場合にはデータが出てくるのが1クロックずつ前倒しされるので、アドレスを与えた次のクロック・エッジでデータが確定します。

まず、最初のクロックではCEがアサートされ、デバイスが選択されます。R/Wが"H"なのでリード・モード、 \overline{ADS} がアサートされているので $A_0 \sim A_{16}$ をアクセスするアドレスとして取り込みます。この例では次のクロックでアドレスを変えていますが、これはパイプライン動作を示したかったために書いたものです。

〈図5-14〉⁽⁵⁾ シンクロナス・デュアル・ ポート SRAM のアクセス動 作例



アドレスが与えられた次のクロック・エッジからデータが出はじめるので、外部回路は アドレスを与えた2クロック後のクロック・エッジでデータを取り込みます。

今回の例では、この2クロック後のタイミングでR/Wを "L" にしてライト・モードに 切り替えています.このクロック・エッジよりもまえに OE がネゲートされていれば, Q(n)のデータは出力されないので、外部回路で $I/O_0 \sim I/O_8$ をドライブしてこのクロッ ク・エッジでデータを書き込むことができるのですが、この例ではOE はアサートしたま まなので、デュアル・ポートSRAMからのデータが出てきているためデータを書き込む ことができません. そこで, ここでは1クロック待って, 次のクロック・エッジでデータ を書き込んでいます.


ライト完了後、 R/\overline{W} を再び"H"に戻すとリード・モードになります。 R/\overline{W} = "H" がサンプリングされたクロック・エッジから2クロック後にデータが確定します.

▶ アドレス・カウンタ・モード

前述したように、CY7C09199のアドレス・ラッチはカウンタとしても動作するように なっています。デバイスがリード・モードにあり、ADSが "H" のとき CNTENがアサー トされていると、アドレスが進み、次のアドレスが自動的にアクセスされます.

これを図示したのが図5-15です.この図はCY7C09199をパイプライン・モード (FT/Pipe = "H")で動作させたときの例です.

まず最初のクロックではADSがアサートされ、アドレスの初期値(n番地)を与えてい



ます(もし、ここで $\overline{\text{CNTRST}}$ がアサートされていれば、アドレスは自動的にゼロになる). ここで与えたアドレスのデータは2クロック後に外に出てきます.

次のクロックで $\overline{\text{CNTEN}}$ がアサートされているので、次のアドレス(n+1番地)がアクセス対象になり、その次のクロックでは(n+2)番地のアクセスを指示しています。


ここで、いったん $\overline{\text{CNTEN}}$ を引き上げると、アドレスのインクリメントが止まるので、図のように (n+2) 番地のデータが出つづけることになり、再度 $\overline{\text{CNTEN}}$ をアサートすれば、2クロック後から (n+3) 番地のデータが出てくるという動作になります。


5.2 FIFO

FIFOは、First-In/First-Outの略です。日本語に直訳すれば「先入れ先出し」となります。FIFOは入出力を独立して行える、一種のデュアル・ポート・メモリと見ることもできます。確かにデュアル・ポート・メモリと同じように二つのポートをもっていますが、大きく異なるのは片方は書き込み専用、もう一方は読み出し専用となっていることです。また、データは書き込んだ順に読み出されるので、アドレス・ピンというものをもたないということも、デュアル・ポート・メモリとは異なります。

ソフトウェア的な視点から見たときのイメージとしては、図5-16のようなものを考えればよいでしょう. 底に蛇口のついたタンクのようなものがあって、上からデータを入れ、下から出すというものです。 タンクが空になったり、満杯になったときにはそれぞれフラグがあって、外部からそれとわかるようになっています.

ただ、現実のハードウェアとしてはこうしたシフトレジスタのようなものではなく、図 5-17 のようなリング状になっていると考えるほうがよいでしょう。リード・データを取り出す位置を示すポインタと、ライト・データを格納する位置を示すポインタの二つがあ






り、それぞれ1回アクセスし終わると一つアドレスが進むようにしておきます。当然、リード・ポインタがライト・ポインタを追い越してしまったり、ライト・ポインタが1周してリード・ポインタを追い抜いたりするとおかしくなるので、そこはブロックすることになります。


● 実際のFIFOメモリ

実際のFIFOメモリとして、Cypress社のCY7C419を取り上げてみました。CY7C419は256 ワード×9ビット構成のFIFOです。ピン配置は図5-18のようになっています。CY7C419と同じシリーズで、内部が512 ワード×9ビット (CY7C421)や1 Kワード×9ビット、2 Kワード×9ビット、4 Kワード×9ビット (それぞれCY7C425/429/433)といったものもあります。FIFOはアドレス・ピンをもたないので、どれもまったく同じピン配

〈図5-17〉 FIFOのイメージ(その2)



〈図5-18〉 CY7C419のピン配置



置になるため、そのまま差し換えることも可能です.

CY7C419のブロック図を図5-19に示します。先ほどのFIFOのイメージ図とよく似た形になっていることがわかります。先ほどまでの図に出てこなかったのは、下半分のところにあるリセット・ロジック、フラグ制御回路、拡張ロジックの三つです。これらについて簡単に説明を補足しておきましょう。具体的な信号動作についてはあとで説明します。

▶ リセット・ロジック

先に触れたとおり、FIFOメモリにはアドレス・ピンがありません。アクセスするアドレスはメモリ内部のリード・ポインタやライト・ポインタによって管理されており、外部からこのポインタを読み出したり書き換えることはできません。


このため、電源投入後やシステムがリセットされた場合にFIFOの初期状態を決定するために使われるのがリセット・ロジックで、 $\overline{\text{MR}}$ (マスタ・リセット)や $\overline{\text{FL}}/\overline{\text{RT}}$ (First Load/Retransmit)ピンによって各ポインタの初期化を行います。

▶ フラグ制御回路

FIFOメモリのリード・ポインタやライト・ポインタなどは読み出せませんが、データが入っているのか、またデータが満杯になっているのかといったことがわからないと、データを読み出す側はありもしないデータを読みにいってしまったり、書き込む側もすでに満杯の上からさらに書き込もうとすることになってしまいます。

このため、FIFOメモリにはバッファ・エンプティ/バッファ・フルを示すための信号

〈図5-19〉 CY7C419の内部ブロック



が設けられています. これらの信号をコントロールしているのがフラグ制御回路です.

▶ 拡張ロジック

FIFOメモリを複数接続して、より多くのデータを格納できるようにするために設けられているのが拡張ロジックです。CY7C419の場合には、 $\overline{\text{XI}}$ (Expansion IN)、 $\overline{\text{XO}}$ (Expansion OUT)、 $\overline{\text{FL}}$ (First Load)信号によって制御されます。 $\overline{\text{XO}}$ 出力は隣のデバイスの $\overline{\text{XI}}$ 入力に接続され、最後のデバイスの $\overline{\text{XO}}$ 出力が先頭のデバイスの $\overline{\text{XI}}$ 出力と接続されるという形で、リング・バッファを構成します。

● CY7C419の信号

それでは、CY7C419の各信号を見ていきましょう。

▶ D₀ ~ D₈ (データ IN)

データ入力ピンです。FIFO は単方向のバッファ・メモリのようなものなので、入力専用です。 $D_0 \sim D_8$ に与えたデータは \overline{W} の立ち上がりエッジで FIFO に格納されます。

▶ W (Write)

FIFOへのデータ・ライト信号です。 \overline{W} の立ち上がりエッジ("L" から"H"への変化時)に $D_0 \sim D_8$ に与えられたデータがFIFOバッファの有効データの末尾に追加されます。このとき,WRITE POINTERやフラグ類(\overline{EF} や \overline{FF} , \overline{HF})の更新も行われます。 \overline{EF} は立ち上がりエッジ, \overline{HF} や \overline{FF} の更新は立ち下がりエッジで更新されます。

 $\overline{\text{FF}}$ (Full Flag) フラグがアサートされているときには新たなデータを書き込むことはできません(書き込みデータは無視される).

▶ Q₀~Q₈ (データOUT)

データ出力ピンです。出力専用です。Rがアサートされると、FIFOの先頭のデータが $Q_0 \sim Q_8$ に現れます。

▶ R (Read)

FIFOリード信号です。Rをアサートすると、FIFOの先頭のデータが $Q_0 \sim Q_8$ に現れます。このとき、デバイス内部のREAD POINTERや、外部出力されるフラグ類(\overline{FF} や \overline{EF} , \overline{HF})の更新も行われます。 \overline{HF} や \overline{FF} はRの立ち上がりエッジで、 \overline{EF} は立ち下がりエッジで更新されます。

MR (Master Reset)

FIFO内部の各ポインタやフラグ類などをすべて初期化します。FIFOは空になるので、 $\overline{\text{EF}}$ はアサートされ, $\overline{\text{FF}}$ はネゲートされます。CY7C419には,スタンドアロン・モード (Standalone/Width Expansion Modes)と深さ拡張モード (Depth Expansion mode)の二

つがありますが、どちらのモードで動作するかはMRアサート中のXIやFLピンの状態で 決まります。

▶ FL/RT (First Load/Retransmit)

動作モードによって機能が切り替わるピンです。深さ拡張モードの場合にはFLピンと なり、連結した複数のデバイスのうちどれが先頭になるのか(リセット後、最初にデータ が格納される先になるのか)を決定します。スタンドアロン・モードの場合にはRT (Retransmit;再送信)ピンになり、リード・ポインタが物理的な先頭位置に戻され、デ ータを再出力可能となります.

▶ EF (Empty Flag)

FIFOの状態を示すフラグ・ピンです。 EFはFIFOが空になったときにアサートされる 信号です。最後のデータをリードするときのRの立ち下がりでアサートされ、その後W の立ち上がりでネゲートされます.

FF (Full Flag)

FFはFIFOが満杯になったときにアサートされる信号で、最終データを書き込むとき のWの立ち下がりでアサートされ、その後のデータ・リード時のRの立ち上がりでネゲ ートされます

► XI (Expansion IN)

深さ拡張モード時に下位メモリのXO信号を受け取るために使われるほか、リセット時


〈図5-20〉FIFOメモリへのアクセスとフラグ動作 FIFOU-F FIFO571 FIFO571 FIFOU-F 10ns 6ns R Q0~Q8(リード時) -FF FF W Q₀~Q₈(ライト時) -FIFOが空 データが書き込(FIFOのデータが)データが読み出さ まれ、FIFOが空 になった 満杯になった れて、FIFOに空き でなくなった ができた

には動作モード決定用のピンになります。 \overline{XI} が "L", \overline{FL} が "H" になるようにしておくとスタンドアロン・モードになります。

▶ XO/HF (Expansion OUT/Half Full)

動作モードによって機能が切り替わります。深さ拡張モードの場合にはXO出力となり、データ・アクセス対象となるデバイスを一つ隣のデバイスに移動させるためのアクセス権受け渡し信号として動作します。たとえば、ライト方向のとき、自分が今アクセス対象である場合、バッファがフルになったときには一つ隣のデバイスがライト先になるように切り替えを行わなくてはなりません。このためバッファの最終アドレスに対するライトが行われたときに \overline{W} と連動して \overline{XO} 出力が変化し、隣のデバイスに引き渡しを行います。

スタンドアロン・モードのときには $\overline{\text{HF}}$ となり、メモリの容量÷2+1バイト目への書き込みが行われたときの $\overline{\text{W}}$ の立ち下がりエッジでアサートされ、メモリ容量÷2+1バイトぶんのデータが入っているときのリード(リード後にメモリ容量÷2になる)時の $\overline{\text{R}}$ の立



〈図5-21〉深さ拡張時の接続

ち上がりエッジでネゲートされます。

● CY7C419の動作

次にCY7C419のアクセス動作を見ていくことにしましょう.


▶ リード/ライト動作

CY7C419のリード/ライト動作波形を図5-20に示します. リード時のアクセス・タイム (10 ns) とライト時のデータ・セットアップ・タイム (6 ns) は,CY7C419-10 というデバイスのものです.

図は、左半分はリードによってバッファ・エンプティになったあと、データ・ライトがきたときの図で、右半分はライトによってバッファ・フルになったあとにリードがきたときの図です。 \overline{EF} や \overline{FF} フラグの動作がよくわかると思います。リード動作は、単に \overline{R} がアサートされるとFIFOの先頭データが $Q_0 \sim Q_8$ ピンに出てくるということ、ライト時は \overline{W} の立ち上がりエッジで $D_0 \sim D_8$ のデータが取り込まれること(セットアップ・タイム以上まえにデータを確定させておく必要がある)が読みとれます。なお、スタンドアロン・モードのときの \overline{HF} (Half Full)信号はアサート/ネゲートされるタイミングがバッファの容量の半分の位置であるほかは \overline{FF} フラグと同様の動きかたをします。

▶ 深さ拡張モードの動作

CY7C419の深さ拡張時の接続は \mathbf{Z}_{0} 5-21のようになります。 \mathbf{Z}_{0} 0 出力が隣の \mathbf{Z}_{1} 1入力と接続され、リセット後FIFOの先頭となるデバイスの \mathbf{F}_{1} 1ピンだけを"L"。他を"H"にし



〈図5-22〉FIFOメモリの深さ拡張モード動作


ておきます.このほかのデータやR/Wなどの信号はすべて共通になります.CY7C419はリセット中 $(\overline{MR}$ アサート中)にスタンドアロン・モードになるか,深さ拡張モードになるかが決まります.

リセット時に $\overline{\text{XI}}$ が "L", $\overline{\text{FL}}$ が "H" になっているとスタンドアロン・モードになり、 $\overline{\text{XI}}$ が "H" のときには深さ拡張モードになります.

深さ拡張モード時の \overline{XO} 信号の動作を示したのが \overline{SO} 5-22です。最初のリードは現在アクセスされているデバイスの最終領域からのリードが行われたときの波形で、 \overline{XO} 出力がRと連動していることがわかります。この \overline{XO} 出力を隣のデバイスが \overline{XI} 入力で受けて、アクセス対象となるデバイスを移行させます。

ライトのときも同様で、最終領域へのライトが行われたときにXO出力がアサートされ


〈図5-23〉 FIFOの深さ拡張動作(ライト)



FIFO#1のライト先が最終 アドレスに到達し, FIFO#2 に受け渡し

ライト先がFIFO#2に 移動(リード先はまだ変化 なし)

〈図5-24〉 FIFOの深さ拡張動作(リード)



て、ライト次のライト・アクセスからは隣のデバイスが対象になっていることを伝えます.


 \overline{XO} はライト/リードとも共通で使われますが、各デバイスの \overline{R} と \overline{W} は共通になっているので、 \overline{XI} ピンと \overline{R} , \overline{W} を見ていれば、次からアクセス対象になるのが自分であるか否かは判断可能となります。当然、リード対象になっているか、ライト対象になっているかは別個に記録されています。

このようなしくみにより、たとえば一つのFIFOメモリの容量が512ワードだったとき、ライト/リード/ライト/リード…と連続して行ったときは最初の512回ぶんは先頭デバイスが、次の512回は一つ隣のデバイス…とアクセス先が変わっていき、最終デバイスの512回目が終わると、その次からは先頭のデバイスがアクセス対象になるという動作が行われることになります。DやQなどがすべて共通になっているので、外部からは深さがN

倍になったFIFOメモリがあるものとして扱うことができるわけです.

このときの動きを示したのが図5-23、図5-24です。まず、リード先、ライト先とも FIFO#1にあるとします。FIFOへの書き込みが行われるたび、FIFO#1のライト・ポインタは進んでいき最終位置 (FIFO-FULLとは関係なく単に FIFO バッファの末尾位置まで ライト・ポインタが進んだ状態)への書き込みに同期して、 $\overline{\text{XO}}$ 出力がアサートされます。これが図の左側です。ここで、 $\overline{\text{FIFO}}$ #1がアサートした $\overline{\text{XO}}$ 信号が FIFO#2の $\overline{\text{XI}}$ に伝わります。FIFO#2も $\overline{\text{W}}$ 信号を受けているので、ライト・ポインタが自分の所に回ってきたことがわかります (リード・ポインタはまだ回ってこない)。これによって、次の FIFO ライトは FIFO#2 が受け取ることになるわけです (図の右側)。

リード時も同じように、リード・ポインタが進んでFIFO#1の最終位置まで達すると (必ずしもFIFOエンプティではない、FIFO#2、FIFO#3ともフル状態で、FIFO#1の先頭位置からデータが入っている場合もある)、ライト時と同じように $\overline{\text{XO}}$ がアサートされ、FIFO#2はリード・ポインタが受け渡されたことを知ります。これが $\overline{\text{25-24}}$ の左側です。 次のリードからは $\overline{\text{25}}$ の右側のように $\overline{\text{24}}$ のたりセス対象となるわけです。



第6章

DRAMの構造と使い方

DRAMはDynamic RAMの略です。DRAMは後述するように、セルのサイズがSRAMなどに比べて小さく、また構造も単純で集積度を上げやすいことから、コンピュータの主記憶用など、大容量を必要とする用途に広く利用されています。

Dynamic の名のとおり記憶は揮発性であり、電源を切った場合にはもちろんのこと、一定時間アクセスされないと内容が消えてしまうため、一定周期で記憶内容の更新(リフレッシュ)を行う必要があります。SRAMやフラッシュ・メモリなどにはない、このリフレッシュ動作を必要とするという点がDRAMの大きな特徴の一つでもあり、また使ううえで注意を要する点です。

DRAMと外部のインターフェース部分は時代の推移とともに次第に変化してきています。詳細は後述しますが、当初は非同期であり、連続領域を高速にアクセスする手段としてはスタティック・カラム・モードやページ・モードといった方式があったものが、高速ページ・モードや、さらにハイパーページ・モード(EDOモード)となり、最近ではクロックに同期して、コマンド・コードを与えながら動くシンクロナスDRAMなどに移行しています。

クロック同期で動くシンクロナス DRAM (SDRAM) のファミリのなかでも、アクセス の高速化のため DRAM 内部の I/O 部分にバッファ・メモリ (チャネル) を設けたバーチャル・チャネル・メモリや、外部バスのクロックを立ち下がり/立ち上がりの両エッジを使うようにした DDR-SDRAM (ダブル・データ・レート SDRAM) などが登場しています.

またこの一方で、メモリ・バス自体を一種のシステム・バスのように考えて、プロトコルを用意しパケットでコマンドやデータの受け渡しをするようにしたRambus DRAMやSLDRAMなども登場するなど、DRAMと周辺回路のインターフェース部分の改良は次々

に進んでいます.

外部バスの電圧レベルも高速化のために低減方向にあるほか、クロックのスキュー対策を行うなどさまざまな工夫が行われており、DRAM接続の信号は、高速システム・バスの様相を呈してきていると言えるでしょう。

外部バスの改良に比べて、DRAMの内部の基本構造のほうには大きな変化はないため、完全にランダムにアクセスされたような場合には内部動作がボトルネックになり、性能の限界が目立ってきます。現在、DRAMの外部バスの動作速度は100 MHz~数百 MHz と非常に速くなってきていますが、DRAM内部のセル自体へのアクセス動作は70 ns 程度はかかっているのが実状です。


最近になって富士通の開発したFCRAM(ファスト・サイクルDRAM)は、従来2回に分けて与えていたアドレスを1回で与えるようにしたり、リード/ライト完了後の内部動作リセットの時間などを隠蔽するという技術でアクセスの高速化を図るというもので、今後の展開が期待されます。

6.1 DRAMのセル構造

DRAMセルの基本的な構成は図6-1のようになっています。データ記憶を受け持っているのは図の中にあるコンデンサで、ここに電荷を蓄えるか否かによってデータの"0"、"1"を判定します。図ではコンデンサの片側が接地されていますが、これは交流的に接地されているということで、GNDレベルになっているという意味ではありません。コンデンサのもう一方の端はアクセス用のスイッチとなるFETのドレインと接続されています。

リード時はこのFETのゲートに接続されたワード線によってFETをON状態にして、コンデンサとデータ線を接続します。コンデンサとデータ線の間で電荷の移動が起きて、データ線の電圧が変化するので、この変化を検出すればデータ("1"か"0"か)が判定できるという仕組みです。コンデンサに蓄えていた電荷を移動させてしまうため、リードを行うと記憶内容は消滅してしまいます。アクセス動作の詳細については後述しますが、こ






のようにアクセスによって記憶状態が失われること、すなわち破壊読み出しをするという ことも DRAM の特徴の一つです。データ・リードしたあとには必ず同一データを書き戻 さなくてはなりませんが、この動作はDRAM内部で自動的に行われるので、通常は特に 気にしなくてもかまいません.

DRAMのセルの構造の概略

DRAMセルの構造をもう少し詳しく描いたのが図6-2です. これは、もっとも基本的 なプレーナ型と呼ばれるもので、1 M ビット DR A M が主力であった頃まではこのような 構造が一般的でした。 先ほどの図と対比させてみるとわかりやすいと思いますが、図の左 側がFET部分、右側がコンデンサ部分です、酸化膜が誘電体、ポリシリコンが電極とな ってコンデンサを形成しています.

● リフレッシュ

DRAMのコンデンサ部分に電荷を蓄えた場合、FETにとっては逆バイアス状態になる ため、どうしてもリークが発生します。これを図示したのが図6-3です。図で示したよう



な方向に電流が流れ出すため、どうしても DRAMのセルのコンデンサは放電していって しまいます。このため、定期的にセルの状態を元に戻す必要があります。これをリフレッ シュ動作といいます。


リフレッシュ動作の考え方を時間経過とセルの電圧の関係で示したのが図6-4です. 放っておくと、コンデンサの端子間電圧は図の点線のように指数関数的に下がっていき、スレッショルドを越えると、記憶状態が反転してしまいます. このため、スレッショルドを越えるまえに定期的に記憶状態を元のレベルに戻すリフレッシュ動作が必須となるわけです. リフレッシュ動作の行わせかたは何通りかありますが、これらについては後述します.

● ソフト・エラー

DRAMの記憶容量を上げるために集積度を上げていくと、当然FETに加えてコンデンサ部分の容量も少なくなるため、記憶用に使用している電荷の量も減少していきます。容量の減少とともにデータを正しく読み出すのが難しくなるということのほかに、 α 線による記憶の破壊ということが問題になってきます。放射線のうち、 α 線はヘリウムの原子核ですが、これがDRAMのキャパシタ部分に飛び込むと電荷が消滅してしまい、記憶が消失することになります。これをソフト・エラーと言います。 α 線は紙1枚でも防げるため、パッケージに封入されている状態で外界からの α 線に気を付ける必要はなく、問題はパッケージに使われている材料に含まれる放射性同位元素から放射される α 線ということになります。

一般的に、同位元素を完全に除去するのは困難ですので、ソフト・エラーの確率を下げるためにはどうしてもDRAMセル側である程度以上の容量を確保する必要があります。ただ、それでもソフト・エラーの確率をゼロにすることはできません。このため、ワーク

〈図6-4〉 リフレッシュ動作



ステーション以上の計算機で、大量のメモリ素子を使い、また信頼性を要求されるようなシステムではDRAMにはECCチェックを行い、ソフト・エラーが発生しても自動訂正できるような仕組みをもたせています。パソコンなどではそこまでの信頼性は必要ないため、DRAMのエラー・チェックを行っていることはほとんどありません。

● キャパシタ部の工夫

コンデンサの容量をむやみに小さくできないことから、いかに小型化しながら容量を維持するかということが DRAM の高集積化のポイントとなってきます。基本的に誘電体の誘電率 ε 、電極面積 S、電極間距離 d、コンデンサの容量を Cとすれば、

 $C = \varepsilon \times S \div d$

が成り立ちますので、容量を大きくするには ε を大きくする (誘電率の大きな絶縁体を使う)、d を小さくする (電極間の誘電体層を薄くする)、あるいは S を大きくする (面積を広げる) ということになります。


誘電率は材料によって決まります。当初は酸化膜の SiO_2 が使われてきましたが、 $1\,M$ ビット DRAM の頃からは $NO\left(Si_3N_4-SiO_2\right)$ という窒化膜が使われています。その後はもっぱら電極面積Sを拡大する方向に進んできましたが、そろそろ限界に達しつつあることから、さらに誘電率の高い材料の使用が進められており、 Ta_2O_5 (比誘電率約50)、BST(同250)などが利用される方向です。

面積Sを引き上げるということは、4 M ビット DRAM から積極的に進められてきました。平面的に面積を稼ぐのは限界があることから、立体的な構造をとるようになっています。これらのなかにはかなり複雑なものもありますが、図6-5 にいくつか例を示します。

キャパシタ部の構造は大きく分けると、基板の上にキャパシタ構造を積み上げるスタック構造と、基板に穴を空けて穴の側面を利用するトレンチ型の2種類があります。スタック型は図(a)のように凹凸を作るシリンダ型と、図(b)のように水平方向に凹凸を付けるフィン型があります。最初は凹凸は一つだけでしたが、さらに面積を稼ぐため双方とも凹凸を複数にしたマルチシリンダ型、マルチフィン型が登場していますので、図でもこれらについて示しました。先ほど示したような誘電率の高い材料の利用によって面積を減らしても同じ容量が得られるようになることから、この導入によってスタック型の凹凸の数が減少し、いったんフラットな皿状のキャパシタになると思われます。

穴をあけるトレンチ型は図(c)のような構造になっています。穴の深さ方向はあまり変わっていませんが、アスペクト比(深さ/幅)は大きくなる方向にあります。アスペクト比は現状では30程度というところのようです。

〈図 6-5〉 DRAM キャパシタ部の工夫



トレンチ型では誘電体材料の利用はまだあまり進んでいませんが、こちらも将来は導入 される方向でしょう。

6.2 DRAMの内部回路


DRAMのセル部分の配線を図示したのが図 6-6です。セル選択用のワード線があり、各セルはデータ線と繋がっています。このデータ線は列選択スイッチを通して共通データ線に、またプリチャージ・スイッチを通してプリチャージ電源に繋がっています。プリチャージ電源の電圧はデバイスの電源電圧(V_{DD})の半分程度に取られることが多いようです。データ線にはセンス・アンプがあり、ここでデータ線の状態の"1"/"0"判定や、データ線の電圧レベルの増幅を行います。

図で点線で書いたコンデンサのシンボルはデータ線の寄生容量です。後述するように、 DRAMでデータを読み出すときに、この寄生容量が大切な役目を果たします。

● DRAMセルのリード動作の考え方

DRAMセルへの書き込みは、データ線の状態を確定してFETをONにし、コンデンサを充放電することになりますが、リードのほうは少々面倒です。記憶に使っているコンデンサの容量が極めて小さいため、いきなり共通データ線をドライブするわけにはいかない

〈図6-6〉 DRAMの基本構造



のです.

このリード動作に欠かせないのが、データ線の寄生容量の存在とセンス・アンプで、次 のようなステップでリード動作が行われます.

▶ データ線のプリチャージ


DRAMを読み出すまえの準備ともいえる状態が図6-7です。データ線とプリチャージ電源を接続して、データ線の電圧をプリチャージ電圧にセットします。データ線に寄生容量があるおかげで、プリチャージ・スイッチをOFFにしても、データ線の電圧はプリチャージ電圧に保持されます(むろん、リークはあるので徐々に低下する)。この動作をプリチャージと言います。

▶ データの取り出しと増幅

プリチャージが完了したら、プリチャージ・スイッチをOFFにします。このあと、ワード線を選択して、FETがONになると特定のセルのコンデンサと寄生容量が並列に接続された格好になりますので、データの"1"/"0"によってプリチャージ電圧が上下します。この変化はそれほど大きなものではありませんので、センス・アンプで増幅します。

センス・アンプはいわゆるオーディオ・アンプのような増幅器というよりも、ディジタルICのバッファのようなものと考えたほうがわかりやすいでしょう。プリチャージ電圧を基準にして、電圧の上下によって出力がHレベル/Lレベルのいずれかに確定します。

〈図6-7〉 DRAMの読み出し (プリチャージ)



これを図示したのが図6-8です.


▶ センス・アンプの接続と読み出し

センス・アンプによる増幅が終わった段階で、センス・アンプの出力をデータ線に接続します。これを示したのが図6-9です。センス・アンプの出力が接続されるので、データ線の電圧はセンス・アンプの出力電圧まで変化します。センス・アンプの入力もセンス・アンプ自身の出力でドライブされる格好になるので、いわば自己保持回路のようになります。


データ線をドライブしているのはDRAMセルのコンデンサではなくセンス・アンプなので、共通データ線を充分ドライブ可能です。ここで共通データ線のスイッチもONにします。これで共通データ線がドライブされ、外部とのインターフェース部分にデータが送られることになります。

また、このとき DRAM セルのほうはワード線が選択されFET が ON 状態なので、データ線とセルのコンデンサが接続された状態になっています。これによって、コンデンサの状態が初期状態に復旧します。リフレッシュ動作は、データ線が共通データ線と接続されないことが違う程度で、ほぼこれと同じようなことを行っています。

<図6-8〉 DRAMの読み出し (データの取り出しと増幅)



〈図 6-9〉 DRAM の読み出し (センス・アンプの接続と読み出し)



6.3 DRAMの外部インターフェース

● DRAM の基本信号

DRAMのごく初期段階から使われてきた信号類を図にしたのが図6-10です。DRAMの 主力はクロック同期のシンクロナス DRAMや Direct Rambus DRAM に移ってしまって いますので、このタイプのDRAMを見る機会は少なくなってきていると思いますが、一 応基本ということで取り上げることにしました.

▶ アドレス (A₀~A_n)

DRAMに与えるアドレスです、DRAMの場合、あとで説明するRAS、CAS信号を使 って2回に分けてアドレスを与えるので、もっているアドレス・ピンの数はアドレッシン グに必要な本数の半分程度となっています。たとえば、1M×1ビットのDRAMの場合 にはアドレスは20ビット必要ですが、これを10ビットずつ2回に分けて与えます。大き な容量のDRAMでは必ずしも半分ずつにはなっていないので、実際のピンの本数はアド レスに必要なビット数の半分よりも多くなっているものもあります.

▶ RAS (ロウ・アドレス・ストローブ)

DRAMのセルを指定する場合, ロウ(行)アドレスとカラム(列)アドレスによってアク セスするセルを選択します. RASの立ち下がり("H" から "L" への変化時点)で、アド レス・ピンがロウ・アドレスとしてDRAM内部にラッチされ、先ほどの図6-6のワード 線の一つがロウ・アドレスで選択されます.

▶ CAS (カラム・アドレス・ストローブ)

ロウ・アドレスにつづいて、CASがアサートされると、DRAM はアドレス・ピンの状 態をカラム(列)アドレスとして内部に取り込みます.列アドレスによって,先ほどの図 6-6に書いた列選択スイッチの一つが選択されてONになり、共通データ線にデータが出

〈図6-10〉 DRAM の基本信号



てくるということになります.

このように、ロウ・アドレスとカラム・アドレスの二つを使用してアクセスするセルを 指定するというのがDRAMの基本的なアクセス方法です。

▶ WE (ライト・イネーブル)

データをリードするのか、ライトするのかを指定する信号です. ライト動作時にはアサ ートします.

▶ OE (アウトプット・イネーブル)


DRAMのデータ出力バッファをイネーブルします. WE がアサートされない場合, DRAM 内部はリード・モードで動作しますが、OEがアサートされないとデータ・ピン $(DQ_0 \sim DQ_n)$ がドライブされず、ハイ・インピーダンス状態のままになります。

\triangleright DQ₀ \sim DQ_n $(\vec{r}-9)$

データ入出力ピンです. 双方向で使用されます.

● DRAMのリード/ライト動作

DRAMの基本的なアクセス動作を図にしたのが図6-11です。RAS、CASのアサートに 合わせてロウ・アドレス、カラム・アドレスに分割してアドレスを与えます。リード時は、



ここで \overline{OE} をアサートすると \overline{DQ}_n ピンがドライブされてデータが出てきます。一方、ライト時は、 \overline{CAS} のアサートまえに \overline{WE} をアサートして、 \overline{DQ}_n にデータをセットしてから、 \overline{CAS} をアサートすると、この立ち下がりエッジでデータが書き込まれます。

これがアーリ・ライトと言って一般的な方法ですが、このほかに \overline{RAS} 、 \overline{CAS} をアサートした状態でデータをセットし(\overline{OE} はネゲートしているので \overline{DQ}_n はドライブされない)、 \overline{WE} の立ち下がりエッジでデータを書き込むディレイド・ライトと呼ばれる方法もあります。こちらは、メモリからデータを読み出したあと、一部のビットを変更して同じ番地に書き戻すリード・モディファイ・ライトを行うときに便利な方法です。

RAS, CASをアサートしてOEをアサートして、データが出てきたらそれを取り込んで、 $\overline{\text{OE}}$ をネゲートして、新しいデータをDQ』にセットして、 $\overline{\text{WE}}$ をアサートするわけです。RAS, $\overline{\text{CAS}}$ をホールドしたままでよいので、リード・サイクルとライト・サイクルを連続して生成するよりも効率よくデータの変更が行えるという理屈です。

● DRAMのリフレッシュ動作

先に触れたように、DRAMの場合はリフレッシュ動作というものが必要です。リフレッシュは一般に同一ロウ・アドレス(ワード線)上のセルを一度に処理することになります。リフレッシュをどの程度の頻度で行うかということは DRAM の設計次第ですが、約 15.6 μ s やその半分程度の周期でリフレッシュされるようにすれば良いようにしているのが一般的です。リフレッシュのときに外部からロウ・アドレスを与える場合 (RAS オンリ・リフレッシュの場合)に、どれだけのアドレスを与えるかということはデータシートに書いてあります。

たとえば、データシートに4 Kサイクル/64 ms と書いてあった場合、これは4096(10 ビット分)のアドレスすべてに対して64 ms 以内にリフレッシュ動作を行うということになります。リフレッシュ動作が何をしているか考えるとわかるとおり、リフレッシュは等間隔で行わなくてはならないということはありません。たとえば、この例であれば、64 ms 経過する直前に4096 アドレスをまとめてリフレッシュするということをやってもかまいません。ある間隔をあけながらリフレッシュ・アドレスを切り替えながら行うのを分散リフレッシュ、まとめて行うのを集中リフレッシュと呼ぶこともあります。

DRAMの具体的なリフレッシュの方法にはRASオンリ・リフレッシュ、CASビフォアRASリフレッシュ、セルフ・リフレッシュがあります。また、変形として、通常アクセスの後ろにCASビフォアRASリフレッシュを埋め込んでしまう、ヒドン・リフレッシュというものもあります。これらについて簡単に説明しておきましょう。

▶ RASオンリ・リフレッシュ

DRAMのアクセス動作で説明したとおり、DRAMのリードを行うと、センス・アンプ の出力がコンデンサに戻される形になるため、リフレッシュ動作を兼用することになりま す。しかし、リフレッシュ動作だけを考えるなら、カラム・アドレスを与えてデータを読 み出す必要はないため、カラム・アドレスを与えるのをやめてロウ・アドレスだけを与え るというのがRASオンリ・リフレッシュです.

RASオンリ・リフレッシュ動作は図6-12のようになっています。ロウ・アドレス(リ フレッシュ・アドレス)を設定してからRASをアサートします.このあと、カラム・アド レスを設定してCASをアサートすればリード動作になるのですが、アサートせずにRAS をネゲートしてしまうことで、リフレッシュとするわけです.


DRAM内部にも特別な細工は必要ありませんし、DRAM コントローラ側としても、リ フレッシュ用のタイミング生成回路を設計する際に、RASオンリ・リフレッシュを利用 する場合には通常のアクセス回路からCASをマスクすればよいため、比較的よく使われ た方式です. 簡単ですし、消費電流もリード動作などを行うのに比べれば小さくてすみま すが、他の方式に比べるとやや大きいのが欠点です.

▶ CASビフォアRASリフレッシュ

RASオンリ・リフレッシュでは、個別のDRAMがリフレッシュ・アドレスをどれだけ もっているかを DRAM コントローラが知っていなくてはなりません. これではなにかと 不便なため、DRAM内部にリフレッシュ・アドレスの発生回路を内蔵し、DRAMコント ローラ側からリフレッシュ動作の開始を指示すればよいようにしたのがCASビフォア RASリフレッシュです.

通常のアクセスではRASを先にアサートして、CASをアサートするという手順ですが、 この順序を入れ替えてCASを先にアサートしてからRASをアサートすることでリフレッ

〈図6-12〉 RASオンリ・リフレッシュ動作




シュ動作を指示します。図6-13のように、RAS/CASの順序を入れ替える回路は必要になりますが、リフレッシュ・アドレスはDRAM内部で自動的に生成されるようになっており、外部にリフレッシュ・アドレス用のカウンタを用意したり、アドレスのマルチプレクスが不要となることが利点です。消費電流も一般にRASオンリ・リフレッシュに比べると少ないこと、リフレッシュ・アドレスをメモリ・コントローラ側で生成する必要がなく、周期だけを管理しておけばよいため、パソコンなどでもっとも一般的に使用されてきたリフレッシュ方式です。

▶ ヒドン・リフレッシュ


通常、DRAMコントローラは内部で一定周期でDRAMのリフレッシュ動作要求を発生するようにしておき、これとホスト(一般的にはCPU)からのアクセスの間の調停をしてDRAMのリフレッシュやアクセス動作を行うようにしています。簡単に図示すれば図6-14のような感じであると思えばよいでしょう。

DRAMへのアクセスは排他的に行うしかありませんから、リフレッシュ動作中にホストからのアクセスがあった場合にはリフレッシュ動作が完了するまで要求はホールドされることになります。このため、メモリ・アクセス頻度が増えるほど、リフレッシュ動作とホストからのアクセスの衝突が起きる確率が高くなり、結果的に性能低下を招きます。このような性能低下を抑えようと考えられたのがヒドン・リフレッシュです。

〈図6-13〉 CASビフォアRASリフレッシュ



<図 6-14> DRAM コントローラの 内部ブロック例



ヒドン・リフレッシュの動作を図6-15に示します。図の最初の段階はRASが最初にア サートされる通常のリード・アクセス動作ですが、ここで先にRASをネゲートして、再 度アサートし直すことでCASビフォアRASと同じような波形となり、これによってリフ レッシュが行われるというものです.

このとき、データは出力されたままになっています。これを利用して、ホストからの1 アクセスの間にリフレッシュ・サイクルを埋め込んでしまうことが可能となるわけです. このように、リフレッシュ・サイクルが通常アクセスの中に隠蔽されることからヒドン (hidden)リフレッシュと呼ばれています.


▶ セルフ・リフレッシュ

低消費電力などの要求に応じて設けられたモードです. DRAMのリフレッシュ回路は 通常は外部に設けられているので、スタンバイ中にも DRAM コントローラ回路をリフレ ッシュのために動作させておく必要があります.


これに対応するため、DRAMの内部にリフレッシュ・タイマやリフレッシュ・アドレ ス生成回路を取り込んで、DRAM自身に自動的にリフレッシュを行わせることができる ようにしたのがセルフ・リフレッシュです.

セルフ・リフレッシュ動作は図6-16のようになっています. 出だしはCASビフォア

〈図6-15〉 ヒドン・リフレッシュ動作



〈図6-16〉 セルフ・リフレッシュ動作



RASと同じですが、RAS、CASともアサートした状態のまま100 µs以上放置しておくと、 DRAM内部のセルフ・リフレッシュ回路が動作しはじめ、以後は自動的にリフレッシュ が行われるわけです。RAS/CASがネゲートされ、アクセスが開始するとセルフ・リフレ ッシュ動作が停止し,通常動作モードに復帰します.

通常の動作中に100 μs以上アクセスを停止することはあまりないので、これはあくま でもスタンバイ状態のときに使用するモードですが、消費電流をかなり低く抑えられるの で、バッテリ・バックアップなどには有利です。

DRAMの高速アクセス・モード

DRAMセルへのアクセス方法を見てもわかるとおり、DRAMの場合、アドレスをマル チプレクスしていることや、リード動作のまえに必ずプリチャージやセンス・アンプによ る増幅などが必要となることから、ランダム・アクセスはあまり得意ではありません. た だ、現実のメモリ・アクセスにおいてはある連続した領域をつづけてアクセスするという ことが多く、また、キャッシュ・メモリなどを搭載した場合にはキャッシュ・メモリとメ イン・メモリ(一般的にはDRAMで構成)の間の転送はあるブロック単位での転送となる ので、完全なランダム・アクセスとなることはまれで、連続領域やある程度狭い領域が集 中的にアクセスされることが多く見られます. このため、DRAM側でもある程度決まっ た領域を連続アクセスするような場合に都合が良いような仕組みが工夫されてきました.

古くからあるのは.

- (1) ページ・モード
- (2) スタティック・カラム・モード
- (3) ニブル・モード

の三つです。ページ・モードはその後登場した高速ページ・モード(Fast Page Mode) に取って代わられ、さらにEDOモード(ハイパーページ・モードとも呼ぶ)に世代交代し て現在に至っています. この間、スタティック・カラム・モードやニブル・モードをもっ たDRAMは事実上市場から姿を消してしまいました.

基本的な考え方はどれも似ています. リード動作で説明すると、DRAMのセル構造で 説明したとおり、DRAMリード・アクセスでは、ワード線を選択した時点で各データ線 上にデータは確定しており、これをカラム・アドレスで選択します。すべてのデータ線上 にデータがきちんと出てきているわけですから,ここでカラム・アドレスを切り替えれば, 毎回ロウ・アドレスから与え直すのに比べて高速にアクセスが行えます。そこでホストか らのアドレスのうち上位ビットをロウ・アドレス、カラム・アドレスを下位ビットに割り

振っておけば連続領域の高速アクセスが行えるということになります。ニブル・モードだ けは少々細工がありますが、これについては後述します.

次に、これらの動作モードについて、説明していきます.

▶ スタティック・カラム・モード

動作の概要を図6-17に示します.通常アクセスではCASによってアドレスを指定する と、そのカラム・アドレスのデータが出てくるだけですが、CASをアサートしたままア ドレスを切り替えると、カラム・アドレスの切り替えになるというモードです. DRAM 内部では、列選択スイッチが切り替わってデータが出てくるわけです.


カラム・アドレスのストローブ信号がなくてよく、単純にアドレスだけを切り替えれば よいという点は設計上簡単でよいのですが、アドレスのバタつきがそのままQ"に影響し てしまうなどの欠点もあります。パソコンではごく一部の機種で使われていたことがある 程度です.

このモードを備えたDRAMは現在ではほとんど見ることがなくなっています.


▶ ニブル・モード

ニブル・モードのDRAMは図6-18のように、DRAMの出力バッファ部分に4ワードぶ んのラッチを設けたものです。これによって、先頭アドレスから4ワードぶんのデータに ついて、カラム・アドレスを与えることなく連続して取り出すことが可能となります。ち ょうどパイプライン・バーストSRAMのバースト転送モードのようなものだと思えばよ いでしょう. 図6-19にニブル・モードDRAMの動作を示します.


アドレスのシーケンス(パイプライン・バーストSRAMのバースト・シーケンスに相当) が固定であることや、4ワードぶんしか扱えないなど制約が大きいこともあり、ページ・



〈図 6-18〉 ニブル・モード DRAM の考え方



〈図6-19〉 ニブル・モード




モード/高速ページ・モードほど普及しませんでした.

このモードを備えたDRAMも現在ではほとんど見ることがなくなりました.

▶ ページ・モード

通常の \overline{RAS} , \overline{CAS} によるアクセスのあとで, \overline{CAS} とカラム・アドレスを毎回与え直すことで同一ロウ・アドレスの中の任意のカラム・アドレスにアクセスする方式です.図 6-20 にページ・モードの動作を示します.

最初の1回目のアクセスは通常アクセスと何ら変わりませんが、同一ロウ・アドレスの領域にアクセスするときには、 \overline{CAS} をいったんネゲートしてからカラム・アドレスをセットし直して、再度 \overline{CAS} をアサートします。これで次のカラム・アドレスのデータが出てくるわけです。同一ページ内(ロウ・アドレスが同一の領域内)ならばランダム・アクセスできるため、CPUをパイプライン動作させておいて、次のアドレスが同一ページ内で




あるか判定して、同一であれば、 \overline{RAS} をネゲートせずにカラム・アドレスと \overline{CAS} だけでアクセスするという方法をとれるなど、便利な方法と言えます。ページ・モードは改良版ともいえる高速ページ・モードにその地位を譲ることとなりました。

▶ 高速ページ・モード

ページ・モードでは \overline{CAS} がアサートされているときにアドレスを変化させることができないため、 \overline{DRAM} コントローラがデータをラッチしてから \overline{CAS} をネゲートし、アドレスを切り替える必要がありました。これを改良して \overline{CAS} の立ち下がりエッジでカラム・アドレスをラッチすることで、 \overline{CAS} がアサートされている間に次のカラム・アドレスへの切り替えを行えるようにしたのが高速ページ・モードです。 \overline{CPU} バスがパイプライン・モードで動作している場合、最初のアクセス動作の途中で次のアドレスを出力してきますが、このときのアドレスをそのまま \overline{DRAM} に送ることができるなど、利用価値の高いモードと言えます。動作は図 6-21 のようになります。

一頃は高速ページ・モードが全盛でしたが、より性能を上げやすいEDOモード(ハイパーページ・モード)が登場すると、その地位を譲ることとなりました。





▶ EDO モード

高速ページ・モードでは \overline{CAS} がネゲートされると $\overline{DQ_n}$ のドライブをやめてしまい,データが消滅していましたが,これをやめて \overline{CAS} がネゲートされてもデータが出たままになるようにしたのが \overline{EDO} (Extended Data Output)モードです。 \overline{CAS} がネゲートされる時間をアクセス中に埋め込むことができるようになるため,ほぼ限界近いところまで速度を稼ぐことができるようになりました.

図 6-22 に EDO モードの動作を示します。 \overline{CAS} がネゲートされてもデータが出続けているため、この間に次のアドレスをセットし、 \overline{CAS} を再度アサートし直して、次のアドレスを与えることが可能となります。

6.4 シンクロナス DRAM


従来の非同期 DRAM では性能上の限界に近づいたことから、インターフェース部分をクロック同期式に変更したのがシンクロナス DRAM です。現在のパソコンなどでの主力となっており、組み込み用の CPUでも SDRAM コントローラを内蔵するものが増えてきていますが、外部バスの速度向上とともに、後ほど説明する DDR (Double Datat Rate) SDRAM や Rambus DRAM などに移行しつつあります。

● シンクロナス DRAM の信号

シンクロナス DRAMの信号種別を図6-23に示します。クロック (CLK) やクロック・イネーブル (CKE), バンク番号指定など, 若干の信号の変更はありますが, 非同期 DRAM の信号を踏襲しているように見受けられます。内部的には SDRAM は内部が複数のバンクに分かれていることが大きな特徴です。

ー例として、4 M ワード×16 ビット×4バンク(256 M ビット)構成のSDRAMである、日立のHM5225165Bのピン配置とブロック図をそれぞれ図 **6-24**および図 **6-25**に示しま

〈図 6-23〉 SDRAMの信号



す.

次にこれらの信号について簡単に説明しておきましょう.


▶ A₀~A₁₂ (アドレス)

アドレス・バスです.非同期 DRAMと同様にロウ・アドレス,カラム・アドレスに分 けて与えます. ロウ・アドレスを与えるときは A₀~A₁₂, カラム・アドレスを与えると きは $A_0 \sim A_8$ を使用します(カラム・アドレス時の $A_9 \sim A_{12}$ は無効), 1ページは512ワー ドとなります。さらにバンクが4バンクあるので、同一ロウ・アドレスでアクセス可能な 領域は2Kワードとなります.

A10はコマンドとしても使用される、ちょっと特殊なピンになっています。リード/ラ イト時、カラム・アドレスを与えるときにはAmがオート・プリチャージ動作(後述)を行 うか否かの選択信号入力ピンになります. HM5225165Bの場合にはカラム・アドレスで A_{10} を使いませんが、同一容量で $16 \, \text{M} \, \text{ワード} \times 4 \, \text{ビット} \times 4 \, \text{バンク構成の} \, \text{HM} 5225405B \, \text{の}$ 場合、カラム・アドレスは $A_0 \sim A_9$ 、および A_{11} の計11ビットを使用し、 A_{10} がオート・ プリチャージ指定になります.

また、シンクロナス DRAM はモード・レジスタというものをもっていて、バースト転 送動作の設定や、CASレイテンシ(リード・コマンド発行後にデータが出力されるまでの クロック数)の指定などを行えるようになっていますが、この指定時に Ao~ A12, および BAo, BA₁がレジスタ値設定のために使用されます.

〈図6-24〉(9) HM5225165Bのピン配置




▶ BA₀, BA₁ (バンク・アドレス)

HM5225165B内部は四つのバンクに分割されており、それぞれ独立して動作可能とな っています。たとえば一つのバンクにロウ・アドレスを与えたあと、別のバンクに別のロ ウ・アドレスを与え、再び最初のバンクに戻ってカラム・アドレスを与えてアクセスする という方法をとることも可能です.

この、バンク指定のために使用されるのが BA_0 、 BA_1 です。両方とも "L" のときにバ ンク0が、BAoが "H" でBAiが "L" ならバンク1、逆にBAoが "L" でBAiが "H" な らバンク2,両方とも "H" ならばバンク3が選択されます.

▶ CLK (クロック入力)

クロック入力です。 すべての信号入出力はこのクロックの立ち上がりエッジに同期して 行われます。



〈図6-25〉(9) HM5225165Bのブロック図

▶ CKE (クロック・イネーブル)

次のサイクルのクロックが有効か否かを決定するピンです. 通常は "H" のままですが, パワーダウン・モードやセルフ・リフレッシュなどに入るときに "L" にして非動作状態にするために使用します.

▶ CS (チップ・セレクト)

チップ・セレクト入力です。このピンがネゲートされている("H" になっている)とき、入力信号は無視されます。内部動作(バンク・アクティベートやバースト動作)自体は $\overline{\text{CS}}$ が "H" のときでも実行されています。

このピンがアサートされている("L"になっている)ときには、与えられた制御信号やアドレスなどが有効となります。

▶ RAS, CAS, WE

名称自体は従来の非同期 DRAM と同じで、ある程度は非同期 DRAM における扱われか

たを意識したものとなっていますが、機能的にはかなり異なっていて、3本の信号線の組み合わせでオペレーションを指示するような使われ方になります。これらの詳細についてはあとで説明します。

▶ DQMU/DQML (DQマスク High/Low)

データ・ビットのマスクを行います。 $DQMU \& DQ_8 \sim DQ_{15}$, $DQML \& DQ_0 \sim DQ_7$ に対応します。リード時に "H" になっているとマスクしたことになり,出力バッファはハイ・インピーダンス状態となり,データ出力が行われません。また,ライト時に "H" になっていると,該当するビットの内部のメモリ・セルへの書き込みが行われなくなります。

"L"になっていれば、リード時は DQ_n がドライブされ、ライト時は内部セルへの書き込みが行われます。

▶ DQ₀ ~ DQ₁₅ (データ)

データ入出力ピンです。 $DQ_0 \sim DQ_7$ が下位バイト, $DQ_8 \sim DQ_{15}$ が上位バイトで,それぞれDQML,DQMUによってアクセス・マスクが行えるため,8ビット単位での入出力が可能です.

● SDRAMコマンド

SDRAMにもRAS、CAS、WEという信号があります。名称は非同期DRAMと同じであり、機能的にも似せているところがありますが、実際の扱われ方は3本の組み合わせでSDRAMに対してコマンドを発行するという意味合いに変わっています。非同期DRAMの場合には、たとえばCASがRASよりも先にアサートされるとCASビフォアRASリフレッシュになるといったように、シーケンスでコマンドを与えるような格好でしたが、SDRAMの場合には、各制御線の状態の組み合わせでコマンドとなっているところが大きな違いです。表6-1に各信号の組み合わせとオペレーションの一覧を示します。

また、これらのコマンドによって、SDRAM内部の状態遷移が発生します。状態遷移は図6-26のようになっています。この状態遷移図上にないようなコマンドの発行(たとえばIDLE状態からいきなりWRITEコマンドを発行するなど)は行えません。

▶ モード・レジスタ・セット (MRS)

SDRAMにはモード・レジスタというものがあり、これによってSDRAMの動作モードの切り替えなどを行っています。モード・レジスタの設定時は図6-27(p.207)のようになっています。データではなく、アドレスで行うというところが変わっているところと言えるでしょう。

モード・レジスタのビット配置は図6-28(p.208)のようになっています。


〈表 6-1 〉 ⁽⁹⁾ SDRAM のコマンド・テーブル

コマンド	略称	CLKE		入力信号						
7 4 2 1	呼	(n-1)	(n)	CS	RAS	CAS	WE	BA_n	A ₁₀ (AP)	A_n
モード・レジスタ・ セット	MRS	Н	X	L	L	L	L		オペコー	ド
オート・リフレッシュ	REF	Н	Н	L	L	L	Н	X	X	X
セルフ・リフレッシュ 開始	SELF	Н	L	L	L	L	Н	X	X	X
セルフ・リフレッシュ	SELX	L	H	L	Н	Н	Н	X	X	X
終了		L	Н	Н	X	X	X	X	X	X
活性化&ロウ・アドレス・ ラッチ	ACTV	Н	X	L	L	Н	Н	バンク#	ロウ・	アドレス
データ・リード	READ	Н	X	L	Н	L	Н	バンク#	L	カラム・ アドレス
オート・プリチャージ付き データ・リード	READ_A	Н	X	L	Н	L	Н	バンク#	Н	カラム・ アドレス
データ・ライト	WRITE	Н	X	L	Н	L	L	バンク#	L	カラム・ アドレス
オート・プリチャージ付き データ・ライト	WRITE_A	Н	X	L	Н	L	L	バンク#	Н	カラム・ アドレス
指定バンク・プリチャー ジ	PRE	Н	X	L	L	Н	L	バンク#	L	X
全バンク・プリチャージ	PALL	Н	Х	L	L	Н	L	X	Н	X
パワーダウン状態突入		Н	L	Н	X	X	X	Х	X	X
TO TO THE MENT OF THE PARTY OF		Н	L	L	Н	Н	Н	X	X	X
パワーダウン状態から		L	Н	Н	X	X	X	X	X	X
復旧		L	Н	L	Н	Н	Н	X	X	X
入力無視	DESL	Ι·Ι	X	Н	X	X	X	X	X	X
ノー・オペレーション	NOP	Н	X	L	Н	Н	Н	Х	X	X

⁽¹⁾ OPCODE (オペレーション・コード: BA_0/BA_1 , $A_8 \sim A_{12}$) 書き込みモードの設定です.

[·] Burst read and burst write

〈図 6-26〉⁽⁹⁾ SDRAM の状態遷移




- Automatic transition after completion of command.
- Transition resulting from command input.

ライト時にバースト転送を行います。開始アドレスはライト開始時のカラム・アドレス、バースト転送するワード数はバースト長($BL: A_0 \sim A_2$)で指定したサイズになります。

· Burst read and single write

〈図6-27〉 SDRAMのモード・レジスタ・アクセス動作



ライト時にはバースト転送は行わず、1ワードぶんだけのライトになります.

(2) LMODE (CASレイテンシ設定: A₄~A₆)

非同期 DRAM の場合には、RAS、CASがアサートされてからデータが出力されるまでの時間はns単位で規定されていましたが、シンクロナス DRAM の場合には何クロック目で出力するかを指定します。

CAS レイテンシ(CL) は小さいほうが当然アクセスは速いということになりますが、DRAM 内部の動作と関係するので、むやみに小さくすることはできません。何MHz で動作させたときにどのようなCAS レイテンシ値を取ることができるかということは、データシートを見て判断することになります。

たとえば、HM5225165BTT-75の場合にはクロック周波数としては最高 133~MHzまで与えることができますが、133~MHz動作時の CAS レイテンシは 3、100~MHz で動作させたときには 2 となっています。

100 MHzで動作させたときはリード・コマンド発行後2クロック目(20 ns後)にデータを取り込めますが、133 MHz動作時には3クロック目(約22.6 ns後)にデータが制定することになるので、単発のリード転送速度だけを考えると100 MHz動作のほうが有利ということになります。実際にはバースト転送を利用することが一般的なので、逆転現象はこの場合に限られます。たとえば4ワード転送を行う場合、2ワード目以降はクロックごとに出力されるので、CASレイテンシ+3クロックぶんの時間がかかります。


 $100~\mathrm{MHz}$ 動作でCASレイテンシ2の場合には $50~\mathrm{ns}$, $133~\mathrm{MHz}$ 動作でCASレイテンシ3の場合には約 $45~\mathrm{ns}$ となるので、 $10~\mathrm{ME}$ ど速いということになります.

(3) BT $(N-X - A_1)$

シンクロナス DRAM はパイプライン・バースト SRAM などと同様に、ホストがある連続した領域を連続アクセスするバースト転送に対応した動作モードをもっています。このバースト動作のシーケンス(バースト・シーケンス)をシーケンシャル(リニア)バーストか、インタリーブ・バーストにするのかを指定するのがこのビットです。

バースト転送時にはホスト側からはアクセスする先頭アドレスを与えるだけで、以後の

〈図6-28〉(9) モード・レジスタのビット配置例



アドレスはシンクロナス DRAM 側で自動的に生成されます.

バースト転送で下位アドレスがどのように変化するかをまとめたのが図6-29です. Pentium に代表される x86 系プロセッサではインタリーブ・バーストですが、そのほかの プロセッサではシーケンシャル・バーストで動作するものが一般的でしょう.

(4) *BL* (バースト長: A₀~A₂)

バースト転送動作で何ワードぶんの転送を行うかを設定します. HM5225165の場合に は図にあるとおり、1,2,4,8のなかから選択可能です。現在のパソコンなどで使用さ れるCPUではバースト長は4ワードになっているものが一般的です.

▶ オート・リフレッシュ (REF)

非同期DRAMのCASビフォアRASリフレッシュと同じで、1リフレッシュ・アドレス ぶんのセルのリフレッシュ動作を行います。リフレッシュ・アドレスやバンク・アドレス はDRAM内部で自動的に生成します。オート・リフレッシュを行わせるときにはシンク ロナス DRAM 内部の全バンクのステートが IDLE 状態でなくてはなりません(アクセス動 作中などにオート・リフレッシュ指示は行えない).

オート・リフレッシュは1アドレスぶんしか行われないので、データシートで指定され

〈図6-29〉(9) バースト・シーケンス

Burst length=2

開始アドレス	アドレス	(10進)
A ₀	シーケンシャル	インタリーブ
0	0, 1	0, 1
1	1, 0	1, 0

Burst length=4

	開始ア	ドレス	アドレス(10進)				
	Α1	A ₀	シーケンシャル	インタリーブ			
	0	0	0, 1, 2, 3	0, 1, 2, 3			
	0	1	1, 2, 3, 0	1, 0, 3, 2			
	1	0	2, 3, 0, 1	2, 3, 0, 1			
1	1	1	3, 0, 1, 2	3, 2, 1, 0			

Burst length=8

開始アドレス		ス	アドレス(10進)				
A ₂	A ₁	A ₀	シーケンシャル	インタリープ			
0	0	0	0, 1, 2, 3, 4, 5, 6, 7	0, 1, 2, 3, 4, 5, 6, 7			
0	0	1	1, 2, 3, 4, 5, 6, 7, 0	1, 0, 3, 2, 5, 4, 7, 6			
0	1	0	2, 3, 4, 5, 6, 7, 0, 1	2, 3, 0, 1, 6, 7, 4, 5			
0	1	1	3, 4, 5, 6, 7, 0, 1, 2	3, 2, 1, 0, 7, 6, 5, 4			
1	0	0	4, 5, 6, 7, 0, 1, 2, 3	4, 5, 6, 7, 0, 1, 2, 3			
1	0	1	5, 6, 7, 0, 1, 2, 3, 4	5, 4, 7, 6, 1, 0, 3, 2			
1	1	0	6, 7, 0, 1, 2, 3, 4, 5	6, 7, 4, 5, 2, 3, 0, 1			
1	1	1	7, 0, 1, 2, 3, 4, 5, 6	7, 6, 5, 4, 3, 2, 1, 0			

た期間内に指定された回数ぶんのオート・リフレッシュ・コマンドを発行する必要があり ます. HM5225165Bの場合には64 ms 以内に8192回のリフレッシュが必要となっています. オート・リフレッシュ後のプリチャージは自動的に行われるので、プリチャージ・コマ ンドを発行する必要はなく、リフレッシュ完了後自動的にIDLE状態に復帰します。

▶ セルフ・リフレッシュ開始(SELF)/終了(SELFX)

非同期 DRAM のセルフ・リフレッシュと同様に、DRAM 内部で自動的にリフレッシュ 動作を行うものです. 非同期 DRAM の場合には CAS, RAS の順にアサートしたまま一定 時間保持するとセルフ・リフレッシュに入り、RAS、CASをネゲートすると復旧すると いう機構でしたが、シンクロナス DRAM の場合にはコマンドで開始/終了を指示するよう になっています.

▶ 活性化&ロウ・アドレス・ラッチ (ACTV)

アクセスする、バンク・アドレス (BA_n) およびロウ・アドレス $(AX_0 \sim AX_{12})$ を指定す るコマンドです。バンク・アドレスで指定したバンクがアクティブになり、ロウ・アドレ スがラッチされます(AX, はA, ピンで指定されるアドレス. ロウ・アドレスとカラム・ア ドレスを区別するため、ロウ・アドレスをAX,,カラム・アドレスをAY,と仮に表記す る).

▶ データ・リード(READ)/オート・プリチャージ付きデータ・リード(READ_A)

BA, で与えたバンク番号の、 $A_0 \sim A_8$ で与えたカラム・アドレス $(AY_0 \sim AY_8)$ からのデ ータ・リード動作に入ります. 先に説明したとおり, Andピンがバースト・リード後に自 動的にプリチャージするか否かの選択になっています. Auが "H" ならバースト・リー ド動作後に自動的にDRAM内部でプリチャージ動作が行われます。"L"のときにはプリ チャージは行われないので、ホスト側(DRAMコントローラ側)からプリチャージ・コマ ンドを別途発行する必要があります.

コマンド発行後、モード・レジスタのCASレイテンシで指定したクロック後にデータ 。が現れ,バースト長分の転送が完了するとDQ"ピンはハイ・インピーダンス状態になり ます.

▶ データ・ライト(WRITE)/オート・プリチャージ付きデータ・ライト(WRITE_A)

 BA_n で与えたバンク番号の、 A_0 から A_8 で与えたカラム・アドレス $(AY_0 \sim AY_8)$ からの データ・ライト動作になります. データはDQnピンに、WRITEコマンドと同時に与えま す.

バースト・ライトのときには、このアドレスがスタート・アドレスとなり、バースト長

ぶんのデータを取り込んでいきます。シングル・ライトの場合にはこのアドレスに1回書 き込むだけで動作完了となります.

リードと同様、Ainがオート・プリチャージを行うか否かの選択になっていて、"H"に なっていれば、バースト・ライト/シングル・ライト動作完了後、DRAM内部で自動的に プリチャージ動作が行われます. "L" にした場合には、外部から明示的にプリチャージ 動作を行わせなくてはなりません.

- ▶ 指定バンク・プリチャージ (PRE) BA, ピンで指定したバンクのプリチャージを行わせます.
- ▶ 全バンク・プリチャージ (PALL) シンクロナス DRAM 内部の全バンクに対してプリチャージ動作を行わせます.
- ▶ パワーダウン状態突入/復旧

シンクロナス DRAM が IDLE 状態にあるときに、パワーダウン状態突入コマンドを発 行すると、入力初段の回路が切り離され低消費電力モードに入ります。この状態から復旧 するには復旧コマンドを発行する必要があります。 復旧後、SDRAM はIDLE 状態になり ます.

- ▶ 入力無視(DESL) コマンド入力は受け付けません. ただし、内部状態は保持されています.
- ▶ ノーオペレーション (NOP) このコマンドはSDRAMに受け付けられますが、実行コマンドではありません. 内部 状態は保持されています.
- シンクロナス DRAM のアクセス動作例
- ▶ シンクロナス DRAM のリード動作

シンクロナス DRAM のリード動作例を図6-30に示します.動作はすべてクロックの立 ち上がりエッジを基準に行われます。先に示した状態遷移図と合わせて見るとわかりやす いと思います.


(1) ロウ・アドレスとバンク番号の指定

まず、シンクロナスDRAMがIDLE状態にあるので、ここでRAS、CAS、WE、CSを 使ったACTVコマンドを発行します。同時に $A_0 \sim A_{12}$, BA_0/BA_1 にはそれぞれロウ・ア ドレス,バンク番号を与えます。これによって指定されたバンクが活性化して、ROW ACTIVEステートに移行します.このあと, t_{RCD} 期間待つと次のコマンドが受け付け可 能になります. この時間はデータシートに記載されています. HM5525165Bの場合には

20 nsとなっているので、133 MHz動作ならば3クロック、100 MHz動作で2クロック必要ということになります。

(2) カラム・アドレスの指定とリード・コマンド発行

IRCD ぶん時間がたったあとのクロックの立ち上がりエッジに同期して、READコマンドと、カラム・アドレスとリードするバンク番号を与えます。リード動作では、モード・レジスタで設定したバースト長ぶんの連続リードが可能です。



(3) CASレイテンシ待機

READ コマンド発行後、モード・レジスタで設定した CAS レイテンシ (CL) だけのクロ ック数が経過するとデータが出てきます。図では、CASレイテンシが3のときの動作を示 しています.

(4) データの取り込み

CASレイテンシ経過後、モード・レジスタで指定したバースト長(BL)ぶんのデータが 連続して出てくるので、これを取り込みます。図ではBL=4のときの動作を示していま す、バースト長ぶんのデータが出力し終わると、自動的に DRAM の出力バッファはハ イ・インピーダンス状態になります.

▶ シンクロナス DRAM のライト動作

シンクロナス DRAM のライト動作例を図6-31 に示します。リード動作と同様にクロッ クの立ち上がりに同期してコマンドやデータを与えるという形になっています.

(1) ロウ・アドレスとバンク番号指定

IDLE状態にあるシンクロナス DRAMに ACTV コマンドを発行し、同時にロウ・アド レス、およびバンク番号を与えます、これによって該当バンクが活性化して、次のライ ト・コマンドを受け付けられる状態になります.

(2) ライト・コマンド発行

ACTV コマンド発行後、tRCD時間だけ待つと次のコマンドが受け付けられる状態にな ります.カラム・アドレス、書き込みデータとともにWRITEコマンドを発行します.リ ードのときと違い、レイテンシを気にする必要はなく、コマンドと同時にデータを与える ことができます.

(3) データの連続書き込み

バースト・ライトが行われるときには、このあと連続してデータを与えることになりま す. モード・レジスタのバースト長(BL)で指定したサイズぶんだけ連続してデータを与 えれば、書き込み先のアドレスは DRAM 内部で自動的に更新され、バースト・ライトが 行われます。図ではBL=4としたときの動作を示しています。

6.5 DDR-SDRAM

DDR は Double Data Rateの略です. シンクロナス DRAM ではクロックの立ち上がり エッジのみを使ってデータ入出力を行っていたわけですが、これを立ち下がりエッジも使 うことでデータ転送のバンド幅を2倍にするというものです. 理屈のうえでは従来のシン

クロナスDRAMのインターフェースをそのまま生かしながら2倍のバンド幅を得られるということになりますが、実際には伝送速度の上昇とともにタイミングを取ることが難しくなってくるので、いくつかの細工を追加してこれに対処しています。

● DDR-SDRAMの信号

DDR-SDRAMの信号例を図6-32に示します.ここでは, $4M \times 16$ ビット×4バンク構成の256 M ビット DDR-SDRAM である,ELPIDA 社 (NEC と日立の合弁会社)の HM5425161Bを取り上げてみました.シンクロナス DRAM から追加されたのは※印が付いている信号です.DRAM コントローラとの接続は図6-33のようになります.まず,これらの信号にについて説明しておきましょう.


▶ CLK (反転クロック)

シンクロナス DRAM の場合はクロック入力は一つだけで、立ち上がりエッジに同期して動いていましたが、DDR-SDRAMでは反転クロックも使用されます。

DMU/DML(データ・マスク), DQSL/DQSL(データ・ストローブ), DQ_n (データ)の サンプリング時などには CLK, \overline{CLK} の両方が使用されます.

これら以外の信号入力のサンプリングにはCLKだけが使われるので、データ転送時の





み使われるクロックであると考えればよいでしょう.

▶ DQSU/DQSL


DDR-SDRAMの場合、データ転送が非常に高速になることから、DRAMコントローラと DRAM素子間の信号スキューが問題となってきます。そのため、データ転送時、データが確定したか否かを DQSU/DQSL信号で判定します。この信号は双方向で使用されます。

リード時、DRAM コントローラからのREAD コマンドを受け取ると、DDR-SDRAM は DQS 信号を "L" にして、その後データに合わせて DQS をトグルします。コマンドの転送は DDR-SDRAM もシンクロナス DRAM と同様に CLK の立ち上がりエッジを使いますが、DDR-SDRAM の場合、CAS レイテンシ値として整数、または整数 + 0.5 の値をとることがあるので、CAS レイテンシが整数の場合には DQS は CLK と同位相、整数 + 0.5 のときには $\overline{\text{CLK}}$ と同位相の波形となります。ホスト側では、単にクロックに同期してデータを受け取るのではなく、DQS 信号がトグルしたのを見てデータを取り込むことになります。

ライト時にはDRAMコントローラはデータ転送開始前にDQSを "L"にしておき、データが確定してからDQSをトグルするという動作を行います。DDR-SDRAM側ではDQSに合わせてデータを取り込むわけです。

● DDR-SDRAMの動作

DDR-SDRAMの動作は、シンクロナスDRAMを基本にして、データ転送部分だけを2倍に引き上げたような格好になっています。基本的なコマンド発行などの手順はシンクロナスDRAMとほとんど同じで、コマンドが2倍のレートで転送できるようにはなっていないというところには注意が必要です。





〈図6-33〉DDR-SDRAMの接続

▶ DDR-SDRAMのリード動作

DDR-SDRAMのリード動作を図示したのが図 6-34です。ACT コマンドの発行、 t_{RCD} だけ経過したあとに行われる READ コマンドの発行もシンクロナス DRAM と同じように CLK の立ち上がりエッジに同期して行われますが、その後のデータ転送が2倍のレートで 行われることがわかります。

1/2クロックが使えるので、CASレイテンシも整数値だけでなく、+0.5のところにな





ることがあります。この図はCASレイテンシが2.5のときの動作例です。

DDR-SDRAMはデータとともに図のようにDQS信号をドライブします. DQSはデータ とともに変化するため、ホスト側ではこの変化を待って若干ディレイしたあとで、データ を取り込みます.

モード・レジスタで設定したバースト長ぶんだけ連続リードされるところもシンクロナ スDRAMと同じです.

▶ DDR-SDRAMのライト動作

DDR-SDRAMのライト動作を図6-35に示します. やはりシンクロナス DRAMと同様 に ACT コマンドにつづいて WRITE コマンドを発行しますが、DDR-SDRAM の場合、 WRITEコマンドと同時ではなく、1クロック後からデータを与えるという点が異なりま す。

また、DDR-SDRAMにデータをラッチさせるタイミングはCLKではなく、DQSが使用 されます、DRAMコントローラ側ではデータを制定したあとに若干のディレイをかけて DQSをストローブします. DDR-SDRAM側ではこのエッジ部分でデータをラッチすると いうわけです。

リード時, DDR-SDRAMが出力する DQSはデータと同期したステータス信号のような ものであるのに対して、ライト時にはストローブ信号となる点が大きく異なります.

リード/ライト時のタイミングの微調整はこのようにDRAMコントローラ側で行われる ということが、DDR-SDRAM使用上の特徴的な点と言えるでしょう.

Direct Rambus DRAM 6.6

Direct Rambus DRAMは従来あったRambus DRAMの改良版ともいえるもので、今 後パソコン関係などでも広く使われていくことが期待されています.

Direct Rambus DRAMも、内部のDRAMセル自体は他のDRAM素子と変わるところ はないのですが、外部インターフェースをコマンド・パケット方式にしたり、信号レベル などの電気的なインターフェース部分を工夫することで、400 MHzという高いクロック 周波数でクロックの両エッジを使った動作を可能にしています.

● Direct Rambus DRAMの信号

Direct Rambus DRAMの一例として、NEC(現ELPIDA社)のμPD488448をサンプル に取り上げてみました.このDRAMの構成は8Mワード×16ビット×32バンクとなって います. DDR-SDRAM などと比べて、バンク数が多くとれるのが Direct Rambus DRAM の特徴の一つです.内部ブロックは図6-36のようになっていますが、かなり複雑であることがわかります.これがコストアップ要因の一つでもあるのでしょう.

信号配置は図6-37のようになっています. 従来のDRAMではTSOPなどのパッケージ


〈図6-36〉(11) μ PD488448の内部ブロック RQ7..RQ5 or RQ4..RQ0 or DQB7..DQB0 ROW2..ROW0 CTM CTMN SCK, CMD SIO0, SIO1 CFM CFMN COL4..COL0 DQA7..DQA0 8 1 3 2 RCLK 1:8 Demux 1:8 Demux TCLK RCLK Packet Decode Control Registers Packet Decode ROWA COLX COLC 5 ROP DR BR XOP DX BX COP DC BC Power Modes DEVID MB MA Match Match DM L Write Row Decode XOP Decode PREX Mux Column Decode & Mask DRAM Core PREC RD. WR 512x64x128 SAmp SAmp 0 Internal DQB Data Path Internal DOA Data Path Bank 0 SAmp 0/1 SAmp 0/1 Bank 1 SAmp 1/2 SAmp 1/2 Bank 2 Bank 13 SAmp 13/14 SAmp 13/14 Demux Write Buffer Bank 14 1:8 Demux SAmp 14/15 SAmp 14/15 Bank 15 SAmp 15 SAmp 15 SAmp 16 SAmp 16 Bank 16 SAmp 16/17 SAmp 16/17 TCLK Bank 18 ۰ Mux Bank 29 SAmp 29/30 Bank 30 SAmp 30/31 SAmp 30/31 Bank 31 SAmp 31 SAmp 31

が多く見られましたが、Direct Rambus DRAMではBGAパッケージになります.

また、Direct Rambus DRAMの信号を整理したのが図6-38です。 DDR-SDRAM など とはずいぶん様相が違うということがわかります.

これらの信号のうち、実際のデータ転送で使われるのは、RSLレベルと記述したもの です。ややこしそうに見えますが、実はクロックが4系統、データが2系統あるので、そ れらを整理してしまうと、クロック、ロウ・アドレス・コントロール、カラム・アドレ ス・コントロール、データの4種類ということになるので、信号の種類自体はそれほど複

〈図6-37〉(11) µ PD488448 Φ 信号配置 (Top View)



雑でないともいえるでしょう.次にこれらの信号について簡単に説明しておきます.

► CMD/SIO₀/SIO₁/SCK

Rambus DRAM内部には動作制御を行うためのコントロール・レジスタが30本以上組み込まれています(ブロック図では中央上部)。これらのレジスタにアクセスするために設けられているのがCMD/SIO $_0$ /SCK 0.4本の信号です。

これらの信号はコンフィギュレーション用なので、速度はかなりゆっくりとしたものになっています。SCKのサイクル時間は最小1000 ns $(1~\mu s)$ なので、1~MHz以下で動作させることになります。


▶ CTM/CTMN/CFM/CFMN (クロック)

CTMNはCTM(Clock To Master)と、CFMNはCFM(Clock From Master)とペアになっている反転クロック信号です。CTM、CTMNはデバイス内部で送信クロック (TCLK)を作成するのに使用されます。また、CFM、CFMNはデバイス内部で受信クロック (RCLK)を作成するために利用され、ライト・データやROW/COLピンからのコマンドなどを取り込むのに使われます。

ightharpoonup DQA₀ \sim DQA₇, DQB₀ \sim DQB₇

リード・データ/ライト・データのやりとりを行うものです。 Direct Rambusのデータ 幅は8ビット,または16ビットですが, μ PD488448は16ビット幅の Direct Rambus

〈図6-38〉 Direct Rambus DRAM の信号種別



DRAMです。DRAM内部でのデータ転送単位は64ビットずつなので、μPD488448の場 合には二つの64ビット・パスをもっていることになり、8サイクル(Direct Rambusの場 合クロックの両エッジを使うので4クロック・サイクル)で転送が行われます。

$ightharpoonup RQ_0 \sim RQ_7$

これらのピンは制御コマンドやアドレス情報などを与えるのに使用されます. RQo~ RQ_4 は $COL_0 \sim COL_4$, $RQ_5 \sim RQ_7$ は $ROW_0 \sim ROW_2$ という別名をもっています. これは Direct Rambus がコマンドやデータをパケットにしてやりとりするような仕組みになっ ているためです、パケットの詳細については後述します.


V_{REF}

通常のデータ転送に使われる Direct Rambus 信号は RSL (Rambus Signaling Level)と 呼ばれる信号レベルで動作しますが、この基準電圧を与えるのが VREF ピンです。 VREF 電 圧は規格で決まっていて、1.4 V ± 0.2 V となっています.

● Direct Rambus DRAMの信号接続

Direct Rambus DRAMの信号接続関係を図6-39に示します。DDR-SDRAMと大きく 異なるのは、信号線類がオープン・ドレイン出力であることと、クロックが一筆書きの要 領で往復するという点です.

非同期 DRAM、シンクロナス DRAM、DDR-SDRAM などはいずれも出力はトーテム ポール出力になっており、Hレベル時にはHレベルをドライブするような仕様になってい



〈図 6-39〉 Direct Rambus DRAM の信号接続関係

CFM: Clock From Master CTM: Clock To Master

ますが、Direct Rambus DRAMではオープン・ドレイン出力とすることで高速動作に対応しています。

またクロックが2系統あるのは、クロック・スキュー対策です。DDR-SDRAMの場合には双方向のストローブ信号を使うことでクロック・スキュー対策をしていましたが、Direct Rambus DRAMの場合にはDRAMからDRAMコントローラに行くクロックと、コントローラ側からDRAM側に向かうクロックの2系統を用意し、リード時とライト時に使用するクロックを変えることでスキュー対策をするという、ほぼ理想に近い対策をとっています。

図の上部右側の端にあるのが、クロック・ジェネレータで、物理的にDRAMコントローラから一番遠い位置のDRAMの近傍に置かれます。ここから順にクロックが配線され、DRAMコントローラのところで折り返して再びもっとも遠いDRAMの位置まで来て終端されます。

この2系統のクロック入力のうち,DRAMからホスト側に向かうものをCTM(Clock To Master),逆にホスト側からDRAM側に向かっていくものをCFM(Clock From Master)と呼んで区別しています.リード時,つまりDRAMからデータが出てくるときにはDirect Rambus DRAMはCTMクロックに同期してデータを出力します.配線長などがクロック,データ信号ともに同じであれば,クロック,データとも同じディレイをもってDRAMコントローラに到達するので,DRAMコントローラはクロックに同期してデータを受け取ることができます.

また、逆にDRAMへのライトの場合にはDRAMコントローラはクロックに同期してデータを出力します。このデータは、DRAMコントローラからDRAM側に向かうクロックであるCFMクロックとともに伝搬していくので、DRAM側ではCFMクロックに同期してデータを受け取ればよいというわけです。

● Direct Rambus DRAMの動作概略

Direct Rambus DRAMがシンクロナス DRAMなどと大きく異なるのは、コマンドをパケット化して複数回の伝送で行うという点にあります。シンクロナス DRAMの場合にはコマンドといっても、 \overline{RAS} , \overline{CAS} , \overline{WE} によって内部シーケンサを動かすという程度のものでしたが、Direct Rambus の場合には、コマンドやデバイス・アドレスなどもすべてパケットという形にまとめた、プロセッサ間通信のようなスタイルで伝送を行います。

このため Direct Rambus DRAM の場合には、シンクロナス DRAM のときのようなアドレスやコマンド専用のピンが存在せず、ピン数も削減できたというわけです。


▶ パケット・フォーマット


Direct Rambus DRAMのパケット・フォーマットの例を示したのが図6-40および図6-41です。

(1) ACT コマンド

アクティベート (Activate) コマンドです。シンクロナス DRAM の ACT コマンドと同様に、ロウ・アドレスやバンク番号を指定してデバイスを活性化するコマンドです。図では ACT a0 と書いています。シンクロナス DRAM と異なり、ROW $_0$ ~ROW $_2$ (RQ $_5$ ~RQ $_7$)を使ってパケット形式で指定が行われていることに注意してください。

Direct Rambus DRAMの場合,各デバイスにデバイス番号を割り振ります(コントロール・レジスタに設定).アクセスするときにはこのパケットの中のデバイス番号によって選択するわけです。さらにバンク番号,ロウ・アドレスを指定してアクセスの準備に入






デバイス・オペ

アドレス

コード

アドレス



ります、ロウ・アドレスは9ビットあり、512本のロウ・アドレスのうちの一つが選択さ れます.

(2) PRER コマンド

プリチャージ・コマンドです。デバイス番号やバンク番号を指定して、センス・アンプ を解放し、ほかのロウ・アドレスを活性化するなどの目的で使用されます。

(3) WRコマンド

ライト・コマンドです。リード時ならば当然リード・コマンドになります。この部分で はアクセスするターゲットのデバイス・アドレスやアクセスを開始するカラム・アドレス (ロウ・アドレスはACTコマンド時にすでに与えている)などを指定して、実際のアクセ スをスタートさせます。

(4) MSK

アクセス・マスクです. μ PD488448の場合には8ビット幅のデータ・バスが2系統 (DQAとDQB)あるので、マスクもそれぞれ別々にもっています。

(5) PREX


これもプリチャージです。リード・コマンドや、バイト・マスクをしないライト・コマ ンドのあとで、拡張オペレーションを行うためにCOLXパケットが使用されます。

この COLX パケットのなかでもっともよく使用されるのが PREX コマンドで、これに よってDRAM内部でのプリチャージが行われます.

■ Direct Rambus DRAMの動作例

Direct Rambus DRAMの実際の動作例(ライト時)を図6-42に示します。4クロック・ サイクルごとのパケット単位でコマンドやデータなどがやりとりされるということがわか ります。

最初にACTコマンドで、ロウ・アドレスなどを与え、つづいてWRコマンドでアクセ




〈図 6-43〉(10) μ PD45V128421 の内部ブロック

スしたいアドレスやマスク・データを送出しています。この例ではアドレスを切り替えながら転送を行っていますが、このような複雑な動作が可能になっているというのも Direct Rambus がパケット形式でのデータ転送を行ったことによる効果と言えるでしょう。

6.7 VC-DRAM

DRAMの入出力部分の改良の一つとして、NECが開発したのがVC(バーチャル・チャネル)というものです。バーチャル・チャネルの考えかた自体は対象となるメモリ種別に依存しませんが、現在、シンクロナスDRAMと組み合わせたVC-DRAMがELPIDA社から製品化されています。

〈図6-44〉 VC-DRAMの構造



● VC-DRAMの内部構造

VC-DRAMの例としてELPIDA社の μ PD45V128421を取り上げてみました。このVC-DRAMの内部ブロック図は図**6-43**のようになっています。図の右側のほうの棚のように描かれている部分がVC-DRAMを特徴づけているチャネル部分です。このほかの部分は通常のシンクロナス DRAM とほとんど同じです。

このブロック図を模式的に書き直したのが図 6-44です。VC-DRAM内部のメモリ・セル・アレイは二つのバンクに分かれています。ここで、各バンクの1ロウ・アドレスぶん(8 K)を1/4に分割したセグメントという単位を導入し、セグメント単位でのデータ転送をサポートできるようにしたのがVC-DRAMのまず第一番目の改良点です。

さらに、メモリ・セル・アレイと外部I/Oの間には16セグメントぶんのデータを保存できるチャネルという、一種の緩衝バッファのようなものを設けたのがVC-DRAMの二番目の改良点です。チャネルが外部バスとメモリ・セル・アレイの間に入ることで、アクセス方法が大きく変わってきます。

通常、リード/ライト動作はメモリ・セル・アレイのデータを読み出してから外部バスに出力したり、外部バスのデータをメモリ・セルに書き込んで完了となるわけですが、 VC-DRAMの場合には、外部バスとのリード/ライト動作はチャネルとの間で行われます。 これによって、リード時にはすでにチャネルにデータがある場合には直接 DRAM セルを

コマンド	m/s #4	入力信号					
コイント	略称	CS	RAS	CAS	WE	A ₁₀ (AP)	A_n
デバイス非選択	DESL	Н	X	X	X	X	X
ノー・オペレーション	NOP	L	Н	Н	H	X	X
プリフェッチ	PFC	L	Н	Н	L	L	チャネル番号/バンク番号
オート・プリチャージ付きプリフェッチ	PFCA	L	Н	Н	L	H	チャネル番号/バンク番号
リストア	RST	L	H	Н	L	L	チャネル番号/バンク番号
オート・プリチャージ付きリストア	RSTA	L	Н	Ι·Ι	L	Н	チャネル番号/バンク番号
チャネル・リード	READ	L	Н	L	H	チャネ	ル番号/カラム・アドレス
チャネル・ライト	WRIT	L	Н	L	L	チャネ	ル番号/カラム・アドレス
バンク・アクティベート	ACTV	L	L	Н	Н	バン:	ク番号/ロウ・アドレス
指定バンク・プリチャージ	PRE	L	L	L	L	L	バンク番号
全バンク・プリチャージ	PALL	L	L	L	L	Н	バンク番号
リセット	REST	L	L	L	L	L	L

〈表 6-2〉 VC-DRAM のコマンド・リスト

アクセスする必要がなくなり、またライト時にもデータはチャネルにだけ書き込むことに なるため、速度が稼げるというわけです。

メモリ・セルとチャネルの間のデータ転送はセグメント $(2 \, \mathrm{K} \, \mathrm{U} \, \mathrm{v} \, \mathrm{t})$ 単位で行われます。このため、VC-DRAMでは通常のシンクロナス DRAMとは異なり、DRAMセル・アレイからチャネルにデータを転送するプリフェッチ命令や、逆にチャネルのデータを DRAMセル・アレイに書き戻すリストア命令が追加されています。参考までに μ PD45V128421のコマンドの一部を表6-2に示します。

ホストのアクセスがチャネルによくヒットするようなパターンならば、DRAMセルへのアクセスが大幅に減少するため、かなりの性能向上が期待されます。逆に完全なランダム・アクセスのようにチャネルへのヒットが少ないと、プリフェッチやリストアのペナルティが大きく、性能が大幅に下がってしまう可能性もあります。

ただ、セグメント・サイズが2Kビットと比較的大きく取られていることから、通常のプロセッサによるプログラム実行などでは相当高いヒット率が期待できると思われます.

6.8 FCRAM

ここまで説明したDRAMはいずれも、外部インターフェース部分の工夫であり、内部のDRAMセル自体の考えかたはページ・モードをもった非同期DRAMからほとんど進歩していません。このセル部分の改良を行ったのが富士通によって開発されたFC(Fast Cycle)RAMです。FCRAMは従来のDRAMと比べ、以下の点が大きく異なっています。

(1) ロウ・アドレスとカラム・アドレスを一度に与える

従来のDRAMではロウ(行)アドレスを与えてからカラム(列)アドレスを与えるという 方法を取っていましたが、FCRAMでは両者を同時に与えます。従来のDRAMでは実際 にはアクセスされないセルのデータ線まで活性化していましたが、FCRAMでは必要なデ ータ線のみ活性化されます。

これにより、特にロウ・アドレスを与えたときに流れる大きな電流を抑えることができ、 低消費電力化が図られることになります.

(2) パイプライン動作をする

従来のDRAMでは、1回アクセスが終わったあと、次のアクセス動作に入るためにプリチャージ時間をとる必要があり、この時間がアクセス時間に加算されるために結果的にランダム・アクセス性能の足を引っ張る格好となっています。FCRAMでは、プリチャージを内部で自動的に行わせることで、あるコマンドの処理完了を待つことなく次のコマンドを受け付け可能としています。これによって、プリチャージ動作をアクセス・サイクルのなかに隠してしまうことが可能となります。

これらの改良により FCRAMでは、従来のメモリ・セルでは70 ns 程度必要であったランダム・アクセス時間を20 ns 程度まで引き下げることが可能となったということです。

Appendix

パソコン用のメモリ・モジュールについて

メモリ・モジュールは、複数のメモリを一つの基板なりユニットなりに実装し、コネクタで着脱可能にすることで、メモリ容量の変更や増設などを簡単にできるようにしたものです。かつては各社各様の増設メモリ・ユニットなどが用意されていましたが、現在ではJEDECで標準化した仕様のものが使われるのが普通でしょう。

JEDECで標準化されたメモリ・モジュールもまた多種多様といったところですが、ここでは特にパソコン用でよく使われていると思われる以下のもの、およびRambus社のRIMMモジュールについて、外形とおもな特徴などを簡単に取り上げておきます。

- ・72ピンDRAM-SIMM
- ・168ピン・アンバッファードSDRAM-DIMM
- ・184ピン・アンバッファードDDR SDRAM-DIMM
- ・184ピンRambus RIMM

なお、これらについての詳細な仕様は JEDEC のホームページ (http://www.jedec.org) や Rambus 社のサイト (http://www.rambus.com) から無償でダウンロードすることができます。 JEDEC はオンラインでの簡単なユーザ登録作業が必要ですが、登録が終わればすぐダウンロード・ページに入ることができます。

● 72ピンDRAM-SIMM

SIMMはSingle Inline Memory Moduleの略です. パソコンではシンクロナス DRAM が一般的になるまえ, 高速ページ(FP)やハイパーページ(EDO)モードの DRAM が使われていた頃にもっとも一般的だったのが, この72 ピンの SIMM です.

モジュールを見ると基板のエッジ部分の表と裏の両方にコンタクト部分がありますので、2列(デュアル・インライン)のように見えますが、実際には表と裏は同じ信号になっているのでSingle-Inlineというわけです。

72 ピンSIMM は大きく分けてパリティ対応のものと、ECC対応のものに別れます。また、それぞれについて5 V 仕様と3.3 V 仕様の両方が定義されています。

▶ ワード構成による分類

まず、ワード構成でSIMMを分類すると以下のようになります.

・パリティ対応品

256 K ワード~512 M ワード×(8×4) ビット(パリティなし) 256 K ワード~512 M ワード×(9×4) ビット(パリティ付き)

·ECC対応品

256 K ワード~512 M ワード×36 ビット

256 K ワード~512 M ワード×40ビット

これらのワード構成のうち、パソコンでもっとも一般的なのは、 8×4 ビット構成で 5 V 仕様の SIMM です。 SIMM の場合、1 ワードが4バイトぶんあるので、理論上の容量 は 256 K ワード (1 M バイト) から 512 M ワード (1 G バイト) まで対応可能ということになります。 ただし、パソコンの世界はシンクロナス DRAM に全面的に移行してしまったため、大容量の SIMM をパーツ店の店頭で見ることはほとんどないと言ってよいでしょう。

パリティ対応品とECC対応品の大きな違いは、パリティ対応品が8ビット(パリティ付きの場合には9ビット)ごとのリード/ライトが可能なのに対して、ECC対応のほうは36ビットないし40ビット単位でのリード/ライトしかできないという点にあります。

パリティ付きのものは36ビットありますので、ECCの×36ビット品となぜ分けているのかと思われる方も多いでしょう。SIMMに搭載するDRAMチップのワード構成は×1、×4、×8、×16といったものが一般的です。つまり、×(9×4)という構成の場合には9ビット単位のアクセスを行うため、最低でも×1ビット品を混在させるしかないわけです。×9ビットのものが4セットあるので、最低でも×1ビット品を4個使う必要があります。ワード数はデータ部分のDRAMと同じですから、パリティ用にわざわざ容量が1/4や1/8といった前世代の製品を使うしかないというところも面倒なものです。

これに対して、 \times 36 ビットという構成ならば、 \times 8 ビットのものを4個と \times 4 ビットのものを1個使ったり、 \times 4 ビットのものを9個使いにすることが可能となるわけです。

▶ ECC

ECCはError Correction Codeの略で、データから冗長ビットを生成して単なる異常検出だけでなく、異常のあるビットを検出して修正することまで可能とするものです。36ビット構成の場合、データ32ビット+冗長ビット4ビットとすることで、1ビットのエラーは冗長ビットも含めて完全に修正可能、2ビット・エラーはどのパターンでも必ず検出可能(修正は不可)、3ビット以上もパターンによっては検出可能となります。一方、パリティの場合には単に9ビット単位で"1"の数を偶数にするか奇数にするかというだけですので、1ビットのエラーは検出はできますがどのビットが異常であったのかということ

まではわかりませんし、2ビットのエラーの場合には正常ということになってしまいます。 DRAM はその原理上、必ずある確率でデータ・エラーが発生します。特にワークステーションや産業機器など、信頼性を要求されるような製品ではメモリのエラーは致命的な問題となりますし、パソコンに比べると遙かに大量のメモリを積むため、エラー発生の確率も高くなります。このため、DRAMのECCチェックを行い、データ・エラーを修正可能とするわけです。

ECCの場合にはデータと冗長ビットはセットですので、データのやりとりは常にワード単位、つまり36ビットなり40ビットごとに行われることになります。8ビット単位でライトされたような場合にはECCデータの再計算が必要となりますので、

- ① メモリ・コントローラが1ワードぶんのデータを読む
- ② もしエラーが検出されたら修正する
- ③ 書き込みが行われたバイト位置のデータを修正
- ④ ECCデータを再計算
- ⑤ 1ワードぶん(ECCデータも含め)まとめて書き込む

という5ステップの動作になります.このため、ECCチェックを行った場合には信頼性の向上と引き替えに、メモリ・アクセス速度が低下することになります.

▶ 動作電圧による分類

JEDECでは72ピンSIMMは、+5 V 仕様のものと +3.3 V 仕様のものを定義しています。 ワード構成のほうでは誤挿入されても、動かないという程度で済みますが、たとえば 3.3 V を 5 V 対応のソケットに実装したりすれば、破壊することになってしまいます.

このような危険を避けるため、JEDECでは5 V 仕様と3.3 V 仕様のもので、モジュールのコンタクト・エッジの中心部分のキーの形状を変えています。図A-1のように、モジュール中央部の真ん中に浅く半円状のキーがついているのが5 V 用、中心をずれた位置に深い逆 U 字型の切り込みが入っているのが3.3 V 用です。


パソコンで使われる72ピンSIMMとしては3.3 V用が使われることはまずなく、すべて5 V品と思っておいてよいでしょう。

●168ピンSDRAM-DIMM

SIMM はパソコンの世界ではすでに姿を消した感がありますが、168ピンのSDRAMモジュールは今でもよく使われているものの一つでしょう.

72ピンSIMMはデータ・バスは4バイトぶんでしたが、168ピンのDIMM(Dual Inline Memory Module)ではデータ・バス幅は8バイトぶんあります。DIMMモジュールはコン

〈図A-1〉⁽³⁾ 72ピンSIMMの外形



タクト部分を同じ形状にしながら、さまざまな要求に応えようとした結果、非常に種類が 多くなっています.

168ピンのSDRAMモジュールは、

- ・同期(シンクロナス)/非同期(アシンクロナス)
- · 5 V 仕様/3.3 V 仕様
- ・バッファ付きか否か
- ・パリティ対応/ECC対応


などで細かく別れます。SIMM同様の電圧仕様だけでなく、シンクロナスか否かや、バッファ付きか否かによっても、キー溝の位置が変わっていて誤挿入されないようになっています。アシンクロナスというのは、SIMMと同様のEDODRAMなどで構成されるもので、当然シンクロナス・タイプとは互換性はありません。

アンバッファード・タイプのシンクロナス DRAM-DIMM モジュールの外観を図 A-2に示します。

これらの区分けのうち、バッファの有無というのはちょっと目新しいところでしょう。サーバなどでは特にそうですが、DIMMを使って大容量メモリを実現する場合、アドレス・バスなどにはDIMMの枚数×1枚あたりのチップ数ぶんのメモリICが接続されることになります。これではバス負荷が重くなりすぎて誤動作の原因となりかねません。そこで、アドレスやライト・イネーブル信号など、モジュール内部で多数のチップに分配されるような信号についてバッファICを間に入れることで対処したというものです。バッファがあるぶんだけ若干タイミングがずれますが、大容量メモリを構成する場合には有利となるわけです。

パソコンでは使われる枚数もせいぜい数枚程度と少ないため、バッファなし(アンバッファード) DIMM が一般的です。

〈図A-2〉(3) 168ピンSDRAM-DIMMの外形



▶ 168ピンDIMMのワード構成

168ピンDIMMのワード構成は、やはりパリティやECCチェックが行えるようにしています. JEDECで定義されているのは

- $\cdot 1 \,\mathrm{M} \sim 64 \,\mathrm{M} \,\mathrm{U} \mathrm{F} \times (8 \,\mathrm{E}' \,\mathrm{U} \,\mathrm{F} \times 8) \,(\mathrm{U} \,\mathrm{U} \,\mathrm{F} + \mathrm{G} \,\mathrm{U} \,\mathrm{E} \,\mathrm{U} \,\mathrm{E} \,\mathrm{U} \,\mathrm{E} \,\mathrm{U} \,\mathrm{E} \,\mathrm{U} \,\mathrm{U} \,\mathrm{E} \,\mathrm{U} \,\mathrm{U} \,\mathrm{E} \,\mathrm{U} \,\mathrm{E} \,\mathrm{U} \,\mathrm{U} \,\mathrm{E} \,\mathrm{U} \,\mathrm{U} \,\mathrm{U} \,\mathrm{E} \,\mathrm{U} \,\mathrm{U} \,\mathrm{U} \,\mathrm{E} \,\mathrm{U} \,\mathrm{U} \,\mathrm{U} \,\mathrm{E} \,\mathrm{U} \,\mathrm{$
- ・1 M~64 Mワード×(9ビット×8)(パリティ付き:バイト・アクセス可)
- $\cdot 1 \,\mathrm{M} \sim 64 \,\mathrm{M} \,\mathrm{U} \mathrm{F} \times 72 \,\mathrm{E} \mathrm{U} \mathrm{U} + \mathrm{ECC} \mathrm{H} : \mathrm{U} \mathrm{F} \cdot \mathrm{F} \mathrm{D} \mathrm{t} \mathrm{A} \mathrm{O} \mathrm{A} \mathrm{D}$
- $\cdot 1 \,\mathrm{M} \sim 64 \,\mathrm{M} \,\mathrm{U} \mathrm{F} \times 80 \,\mathrm{E} \,\mathrm{U} + \mathrm{ECC} \,\mathrm{H} : \mathrm{U} \mathrm{F} \cdot \mathrm{F} \,\mathrm{D} \,\mathrm{EX} \,\mathrm{OA}$


の4種類で、1枚あたり最大512 Mバイトまで対応可能ということになります。パソコンでSDRAMのDIMMと言ったときには、8ビット×8構成のものを指すのが一般的でしょう。

SDRAM-DIMMが出た頃、2クロック・タイプ、4クロック・タイプというものが話題になったことがあります。DIMM側ではピン配置でわかるのですが、CK0~CK3の4本のクロック入力ピンを用意しています。DIMM内部のSDRAMの数が増えてきたときに1本のクロックに大量のSDRAMを付けるとパターンの引き回しが長くなりすぎたり、負荷の増大などによって誤動作を起こす可能性が高くなるため、複数のクロックを用意して分散を図っているわけです。JEDECの仕様では一つのクロック信号あたり接続されるSDRAMは5個以下になるようにしています。

●184 ピン・アンバッファード DDR SDRAM-DIMM

現在,ハイエンドのDRAMとして普及してきているのがDDR(Double Data-Rate)の

〈図A-3〉(3) 184ピンDDR SDRAM-DIMMの外形



SDRAMでしょう。JEDECではDDR SDRAMを使ったモジュールも何種類か定義されていますが、ここではパソコンの世界でもっとも一般的に使われていると思われる184ピンのアンバッファード・タイプのDDR SDRAM-DIMMを取り上げてみました。

DDR-SDRAMの場合、電源電圧 (V_{DD}) が 3.3 V, 2.5 V, 1.8 V と 3 種類、I/O 電圧 $(V_{DD}Q)$ も 2.5 V と 1.8 V の 2 種類あり、

- $V_{DD} = 3.3 \text{ V}$, $V_{DD}Q = 2.5 \text{ V}$
- $V_{DD} = 2.5 \text{ V}$, $V_{DD}Q = 2.5 \text{ V}$
- $V_{DD} = 2.5 \text{ V}, V_{DD}Q = 1.8 \text{ V}$
- $V_{DD} = 1.8 \text{ V}, V_{DD}Q = 1.8 \text{ V}$

といったような組み合わせが存在します。これらに対応するため、184 ピン DIMM はキー溝によって V_{DD} Q (I/O 電圧)が2.5 V か1.8 V かを指定し、さらに V_{DD} IO という信号ピンを用意して、これがオープンなら V_{DD} = V_{DD} Q、 V_{SS} と接続されていれば V_{DD} \neq V_{DD} Q であることを示すようにしています。

184ピン・アンバッファード DDR SDRAM-DIMM の外観を図 **A-3** に示します. 168ピンのときには2ヵ所にあったキー溝は1ヵ所になり、ずいぶんシンプルになっています.

▶ 184ピン・アンバッファード DDR SDRAM-DIMM のワード構成

168ピンDIMMでは拡散方向にあった、DIMMの種類ですが、184ピンDIMMでは需要の少ない構成は整理されて、ずいぶんすっきりしたものになっています。JEDECで標準



〈写真A-1〉(2) 184ピン Rambus RIMMの外形

化したアンバッファード(バッファなし)DDR SDRAMモジュールの構成は、

- ・4 M~256 M×(8ビット×8)
- ・4 M ~ 256 M × 72 ビット

の2種類で、168ピンのときにあったパリティ付きのものや、 \times 80ビットという構成のものはなくなりました。8ビット \times 8という構成のものはパソコン向けでパリティ・チェックも行わないというもの、 \times 72ビットというのはワークステーションなどでのECC対応のものと考えればよいでしょう。

● 184 ピン Rambus RIMM

RIMM モジュールは Rambus 社が策定したものです。RIMM が他のメモリ・モジュールと大きく異なるのは、他のモジュールはバックプレーンを走っている DRAM アクセス信号から T分岐する形で信号が引き出されるのに対して、RIMM の場合には片方のコンタクト・エッジから入った信号がモジュールの中を通過して反対側のコンタクト・エッジに抜けるという一筆書きになることで、最終端ではターミネータによって終端されます。

このようにRIMMの場合は、必ず信号が片方から入ってもう一方に抜けるということを前提にしているため、マザーボード上でメモリを実装しないスロットを空きスロットにしておくことはできません。このような場合、ダミーのモジュールを実装しておく必要があります。

現在、パソコン用で一般に使われている32ビットRIMMの外形は写真A-1のようなものです。ピン配置は、左右のコンタクト・エッジの線対称な位置に同じ信号が配置されています。Rambus 自体がパケット通信のような方式をとっていることもあり、SIMMやDIMMなどと比べ、信号の配線がきわめてシンプルに済んでいるということは大きな特徴であると言えるでしょう。

参考·引用*文献

- (1) 堀田厚生;半導体の基礎理論,技術評論社.
- (2)* Rambus 32 and 64 bit RIMM Module Technology Summary, http://www.rambus.com
- (3)* JEDEC Standard No.21-C, http://www.jedec.org
- (4)* Am29F010A 1 Megabit (128 K x 8-bit) CMOS 5.0 Volt-only, Uniform Sector Flash Memory, AMD.
- (5)* CY7C09089/99, CY7C09189/99 Synchronous 64K/128K x 8/9 Dual-Port Static RAM, CYPRESS.
- (6)* CY7C008/009, CY7C018/019 64K/128K x 8/9 Dual-Port Static RAM, CYPRESS.
- (7)* CY7C1345B 128K x 36 Synchronous Flow-Through 3.3V Cache RAM, CYPRESS.
- (8)* CY62128 128K x 8 Static RAM, CYPRESS.
- (9)* HM5225165B/HM5225805B/HM5225405B-75/A6/B6, 日立.
- (10)* μ PD45V128421, 45V128821, 45V128161 128M-BIT VirtualChannel DRAM, ELPIDA.
- $(11)^*$ μ PD488448 for Rev.E 128 M-bit Direct Rambus DRAM, NEC.
- (12)* Am27C010 1 Megabit (128 K x 8-Bit) CMOS EPROM, AMD.
- (13)* M93C06 16K/8K/4K/2K/1K/256 (x8/x16) Serial Microwire Bus EEPROM, ST Microelectronics.
- (14)* M95256 256/128 Kbit Serial SPI Bus EEPROM With High Speed Clock, ST Microelectronics.
- (15)* M24C16, M24C08, M24C04, M24C02, M24C01 16/8/4/2/1 Kbit Serial I²C Bus EEPROM, ST Microelectronics.
- (16)* M24C64, M24C32 64/32 Kbit Serial I²C Bus EEPROM, ST Microelectronics.
- (17)* M28010 1 Mbit (128 K x 8) Parallel EEPROM With Software Data Protection, ST Microelectronics.
- (18)* PROGRAMMING AMD'S CMOS EPROMS, AMD.

索引

【数字】	WE 1 2 F U = N F · 9 4 F · · · · · · · · · · · · · · · · · ·				
168 ピン SDRAM-DIMM 232	【あ・ア】				
188 ピン SDKAM-DIMM 232 184 ピン Rambus RIMM 236	アーリ・ライト 192				
184 ピン・アンバッファード	アウトプット・イネーブル				
	アクセス・タイム				
DDR SDRAM-DIMM 235	アドレス・バス				
72 ピン DRAM-SIMM 230	インターリーブド・バースト・				
【アルファベット】	シーケンス				
ACK 88	オート・セレクト				
ADM708 ····· 147	オート・プリチャージ				
AND型	オート・ブロック消去 45				
CAS 190	オート・ページ・プログラム 44				
CAS ビフォア RAS リフレッシュ 193	オート・リフレッシュ				
CAS レイテンシ					
CE コントロールド・ライト 54	【か・カ】				
DDR-SDRAM······ 213	書き込み 12				
DINOR 型·························33	拡張 I ² C バス ······ 86				
Direct Rambus DRAM 217	カラム・アドレス 40				
DRAM······ 181	カレント・アドレス・リード 91				
ECC	キャッシュ・メモリ 129				
ECC チェック 185	クロック・スキュー 222				
Ecc / = / /					
EDO #- F 200	高速ページ・モード 199				
EDO モード	高速ページ・モード ······ 199 コントロール・ゲート ····· 32				
EDO モード 200 EEPROM 71 EPROM 11	コントロール・ゲート				
EEPROM 71	コントロール・ゲート ····································				
EEPROM	コントロール・ゲート				
EEPROM 71 EPROM 11 FCRAM 182, 228	コントロール・ゲート ····································				
EEPROM 71 EPROM 11 FCRAM 182, 228 FIFO 115, 170	コントロール・ゲート				
EEPROM 71 EPROM 11 FCRAM 182, 228 FIFO 115, 170 I²C パス 84	コントロール・ゲート				
EEPROM 71 EPROM 11 FCRAM 182, 228 FIFO 115, 170 I²C バス 84 ID コード 14 ISA バス 141 LEFT ポート 155	コントロール・ゲート 32 【さ・サ】 シーケンシャル・カレント・リード 92 シーケンシャル・ランダム・リード 93 紫外線 12 集中リフレッシュ 192 出力ディセーブル 17				
EEPROM 71 EPROM 11 FCRAM 182, 228 FIFO 115, 170 I²C バス 84 ID コード 14 ISA バス 141	コントロール・ゲート 32 【さ・サ】 シーケンシャル・カレント・リード 92 シーケンシャル・ランダム・リード 93 紫外線 12 集中リフレッシュ 192 出力ディセーブル 17 出力電圧 20				
EEPROM 71 EPROM 11 FCRAM 182, 228 FIFO 115, 170 FC バス 84 ID コード 14 ISA バス 141 LEFT ポート 155 Microwire 73 NAND 型 33, 36	コントロール・ゲート 32 【さ・サ】 シーケンシャル・カレント・リード 92 シーケンシャル・ランダム・リード 93 紫外線 12 集中リフレッシュ 192 出力ディセーブル 17 出力電圧 20 消去 12				
EEPROM 71 EPROM 11 FCRAM 182, 228 FIFO 115, 170 FC バス 84 ID コード 14 ISA バス 141 LEFT ポート 155 Microwire 73 NAND 型 33, 36 NoACK 89	コントロール・ゲート 32 【さ・サ】 シーケンシャル・カレント・リード 92 シーケンシャル・ランダム・リード 93 紫外線 12 集中リフレッシュ 192 出力ディセーブル 17 出力電圧 20 消去 12 消費電流 21				
EEPROM 71 EPROM 111 FCRAM 182, 228 FIFO 115, 170 FC バス 84 ID コード 14 ISA バス 141 LEFT ポート 155 Microwire 73 NAND 型 33, 36 NoACK 89 NOR型 33, 35	コントロール・ゲート 32 【さ・サ】 シーケンシャル・カレント・リード 92 シーケンシャル・ランダム・リード 93 紫外線 12 集中リフレッシュ 192 出力ディセーブル 17 出力電圧 20 消去 12 消費電流 21 シリアル EEPROM 71				
EEPROM 71 EPROM 11 FCRAM 182, 228 FIFO 115, 170 I*C バス 84 ID コード 14 ISA バス 141 LEFT ポート 155 Microwire 73 NAND 型 33, 36 NoACK 89 NOR型 33, 35 RAS 190	コントロール・ゲート 32 【さ・サ】 シーケンシャル・カレント・リード 92 シーケンシャル・ランダム・リード 93 紫外線 12 集中リフレッシュ 192 出力ディセーブル 17 出力電圧 20 消去 12 消費電流 21 シリアル EEPROM 71 シングル・ライト 136				
EEPROM 71 EPROM 111 FCRAM 182, 228 FIFO 115, 170 I*C バス 84 ID コード 14 ISA バス 141 LEFT ポート 155 Microwire 73 NAND 型 33, 36 NoACK 89 NOR型 33, 35 RAS 190 RAS オンリ・リフレッシュ 193	コントロール・ゲート 32 【さ・サ】 シーケンシャル・カレント・リード … 93 紫外線 … 12 集中リフレッシュ … 192 出力ディセーブル … 17 出力電圧 … 20 消去 … 12 消費電流 … 21 シリアル EEPROM … 71 シングル・ライト … 136 シングル・リード … 134, 139				
EEPROM 71 EPROM 111 FCRAM 182, 228 FIFO 115, 170 I*C バス 84 ID コード 14 ISA バス 141 LEFT ポート 155 Microwire 73 NAND 型 33, 36 NoACK 89 NOR型 33, 35 RAS 190 RAS オンリ・リフレッシュ 193 RIGHT ポート 155	コントロール・ゲート 32 32 32 32 32 32 34 35 35 35 35 35 35 35				
EEPROM 71 EPROM 111 FCRAM 182, 228 FIFO 115, 170 I*C バス 84 ID コード 14 ISA バス 141 LEFT ポート 155 Microwire 73 NAND 型 33, 36 NoACK 89 NOR型 33, 35 RAS 190 RAS オンリ・リフレッシュ 193 RIGHT ポート 155 RSL (Rambus Signaling Level) 221	コントロール・ゲート 32 32 32 32 32 32 34 35 35 35 35 35 35 35				
EEPROM 71 EPROM 111 FCRAM 182, 228 FIFO 115, 170 I*C バス 84 ID コード 14 ISA バス 141 LEFT ポート 155 Microwire 73 NAND 型 33, 36 NoACK 89 NOR 型 33, 35 RAS 190 RAS オンリ・リフレッシュ 193 RIGHT ポート 155 RSL(Rambus Signaling Level) 221 SDRAM コマンド 204	コントロール・ゲート 32 【さ・サ】 シーケンシャル・カレント・リード … 93 紫外線 … 12 集中リフレッシュ … 192 出力ディセーブル … 17 出力電圧 … 20 消去 … 12 消費電流 … 21 シリアル EEPROM … 71 シングル・ライト … 136 シングル・リード … 134, 139 シンクロナス DRAM … 200 シンクロナス・デュアル・ポート SRAM … 162				
EEPROM 71 EPROM 111 FCRAM 182, 228 FIFO 115, 170 I*C バス 84 ID コード 14 ISA バス 141 LEFT ポート 155 Microwire 73 NAND 型 33, 36 NoACK 89 NOR 型 33, 35 RAS 190 RAS オンリ・リフレッシュ 193 RIGHT ポート 155 RSL(Rambus Signaling Level) 221 SDRAM コマンド 204 SPI バス 79	マントロール・ゲート 32 32 32 32 32 32 34 35 35 35 35 35 35 35				
EEPROM 71 EPROM 111 FCRAM 182, 228 FIFO 115, 170 I*C バス 84 ID コード 14 ISA バス 141 LEFT ポート 155 Microwire 73 NAND 型 33, 36 NoACK 89 NOR 型 33, 35 RAS 190 RAS オンリ・リフレッシュ 193 RIGHT ポート 155 RSL(Rambus Signaling Level) 221 SDRAM コマンド 204 SPI バス 79 SRAM 109	コントロール・ゲート 32 32 32 32 32 32 34 35 35 35 35 35 35 35				
EEPROM 71 EPROM 111 FCRAM 182, 228 FIFO 115, 170 I*C バス 84 ID コード 14 ISA バス 141 LEFT ポート 155 Microwire 73 NAND 型 33, 36 NoACK 89 NOR 型 33, 35 RAS 190 RAS オンリ・リフレッシュ 193 RIGHT ポート 155 RSL(Rambus Signaling Level) 221 SDRAM コマンド 204 SPI バス 79	マントロール・ゲート 32 32 32 32 32 32 34 35 35 35 35 35 35 35				

スタート・コンディション 88	非同期 SRAM 113
スタティック・カラム・モード 197	非同期型デュアル・ポート SRAM 149
スタンバイ	ヒドン・リフレッシュ 194
スタンバイ電流 21	深さ拡張モード 176
ステータス 67	フラッシュ・メモリ 31
ステータス・レジスタ 106	プリチャージ 187
ストップ・コンディション 88	プリチャージ・スイッチ 186
スピード・グレード 22	フリップフロップ 109
スマート・ボルテージ法 32	プリフェッチ命令
セマフォ 157	フロー・スルー 167
セマフォ・レジスタ	フローティング・ゲート 11, 31
セルフ・リフレッシュ 195, 210	プログラム
センス・アンプ	プログラム・イネーブル
ソフトウェア・データ・プロテクション … 101	プログラム・インヒビット 19
ソフト・エラー 184	プログラム・ベリファイ
	分散リフレッシュ
【た・タ】	ページ・アドレス 40
チップ・イネーブル	ページ・モード
ディレイド・ライト	ページ・ライト 100
データ・バス 14	ホット・エレクトロン
データ・リード 17	
デュアル・ポート SRAM 113, 149	(ま・マ)
電圧規定 20	マスタ/スレーブ機能 150, 161
トレンチ型 185	マルチシリンダ型
	マルチフィン型
【な・ナ】	メモリ・モジュール · · · · · 230
ニブル・モード 197	モード・レジスタ 204
ネガティブ・ゲート・イレーズ法 32	
	【ら・ラ】
[は・ハ]	ライト・パルス 24
バースト・オーダー 132	ライト・ポインタ ······· 171
バースト・シーケンス	ランダム・アドレス・リード ······ 92
バースト長 206	リーク電流 20
バースト転送サイクル 128	リード・ポインタ
バースト・ライト	リストア命令
バースト・リード	リニア・バースト・シーケンス ··········· 133
バーチャル・チャネル	
パイプライン 167	リフレッシュ
破壊読み出し 183	ロード電流 20
パケット 225	【わ・ワ】
バス・ロック信号 157	割り込み 156
バッテリ・バックアップ 118, 147	割り込み出力 158
バッファ・エンプティ 172	ワンタイム PROM ····································
バッファ・フル 172	13
パラレル EEPROM 71, 96	
パリティ	
パンカ	

〈著者略歷〉

乗 野 雅 彦 (くわの・まさひこ)

1984年 早稲田大学理工学部卒

東京芝浦電気(現東芝)入社

1998年 開発・設計を行う個人事業主として独立

〈最近のおもな著書/編書〉

- ・K6パーフェクトブック, 1998年, 日本ソフトバンク
- ・メモリ IC 規格表(共著), 2001年, CQ 出版(株)
- ・パソコンのレガシィ I/O 活用大全, 2000 年, CQ 出版(株)
- ・ USB ハード&ソフト開発のすべて(共著), 2001年, CQ 出版(株)

R 〈日本複写権センター委託出版物〉

本書の全部または一部を無断で複写複製(コピー) することは、著作権法上での例外を除き、禁じられています。本書からの複写を希望される場合は、日本複写権センター(☎03-3401-2382)にご連絡ください。

メモリ IC の実践活用法

2001年9月25日初版発行

© 棐 野 雅 彦 2001 (無断転載を禁じます)

 著者
 乗野雅彦

 発行人
 蒲生良治

 発行所
 CQ出版株式会社

〒 170-8461 東京都豊島区巣鴨 1-14-2

☎ 03-5395-2123 (出版部)

☎ 03-5395-2141 (販売部)

振替 00100-7-10665

(定価はカバーに表示してあります)

DTP·印刷·製本 三晃印刷(株) Printed in Japan



